半导体集成电路第15章祥解.pptVIP

一 硅 - 二氧化硅界面 Si—SiO2界面存在四种氧化层电荷 可动离子电荷Qm， a.锂、钾、氢、钠（最多）正离子 b.Na+能在SiO2横向及纵向移动，从而调制了器件有关表面的表面势，引起器件参数的不稳定，以致失效．四种氧化层电荷中，尤以可动离子电荷对器件可靠性影响最甚。 美国兰斯多尔工厂在1972年对5295个电路统计表明，在MOS器件失效机理分布中，因Si-SiO2界面离子迁移而失效的占64%。1978年有人对VMOS器件失效机理的分析发现离子迁移占75％，在HMOS中占67％ 二 铝 - 二氧化硅界面 由于Al对SiO2的大面积侵蚀，通过SiO2针孔的侵入， 有可能SiO2薄膜击穿，这种失效机理可能会引起器件各种各样的失效模式。例如MOS器件的栅击穿，各种存贮阵列的单元失效，地址缓冲寄存器输入端的短路，动态存贮器中“保持时间”的失效、MOS晶体管输入阻抗降低甚至彻底失效等等。 Al SiO2 针孔 硅 三、抗界面效应的主要措施 改善栅氧化层质量，降低可移动离子、固定电荷、陷阱和界面能级密度。 静电效应 热效应 二次击穿效应 闩锁效应 化学效应 辐射效应 界面效应 电迁移效应 电迁移效应 电流在布线中运动时，由于电子和铝原子的相互碰撞，使铝原子发生迁移，这即为电迁移现象。 电迁移现象严重时会使金属布线的某些部位产生空洞或晶须(小丘)。 1、为什么集成电路的电迁移必须重视？ （1）由于金属化电阻及电流密度伴随着器件尺寸的缩小而增大，金属化上的焦耳热急剧增加，并且电迁移现象增大，结果加速了VLSI中金属化薄膜的电被动失效。 （2）VLSI器件数目爆炸性的剧增，金属化跨越SiO2台阶的数目呈百万级，又加之线条精细，台阶处金属化结构梯度大，电流密度高，应力集中，是一个易发生电徒动失效的薄弱点。 2、电迁移失效模式 (1) 短路 互连布线间电迁移而产生小丘堆积，引起相邻两条互连线短路，这在微波器件或VLSI中尤为多见。 (2) 断路 在金属化层跨越台阶处或有伤痕处，应力集中，电流密度大，可因电迁移而发生断开。 3、抗电迁移措施 (1)设计 合理进行电路版图设计及热设计。 (2)工艺 减少膜损伤，使台阶处覆盖良好。 (3)材料 可用硅(铜)-铝合金或难熔金属硅化物代替纯铝。 (4)多层结构 采用以金为基的多层金属化层形成良好欧姆接触。 (5)覆盖介质膜 抑制表面扩散，压强效应和热沉效应的综合影 响，延长铝条的中位寿命。 4、应力迁移 当铝条宽度缩减到3?m以下时，经过温度循环或高温处理，也会发生铝条开路断裂的失效。这时空洞多发生在晶粒边界处，这种开路失效叫应力迁移，以与通电后铝条产生电迁移的失效相区别。铝条愈细，应力迁移失效愈严重。 当铝条上不覆盖钝化层或覆以性能柔软的涂层如有机树脂时，铝条未发现有这种应力失效，所以应力的形成主要来源于铝条的上、下两侧各介质膜层的热失配。失效速度与铝条尺寸的关系密切。应力迁移的寿命正比于线宽的2-3次方和厚度的4-5次方。所以电路集成度提高时应力迁移特变得严重。 集成电路的可靠性设计 可靠性的定义与度量 可靠性效应的分类 可靠性实验 提高可靠性的措施 集成电路的可测性设计 测试向量 故障模型 可靠性试验 可靠性试验的目的 在研制阶段使产品达到预定的可靠性指标； 在生产过程中不断监控以提高产品质量； 制订合理的工艺筛选条件； 对产品进行可靠性鉴定或验收； 研究器件的失效机理。 2. 可靠性试验的基本内容 环境试验 振动试验 冲击试验 离心加速试验 温度循环试验 热冲击试验 潮湿试验 引线强度试验 可焊性试验 密封性试验 特殊试验 盐雾试验 超高真空试验 低气压试验 核辐射试验 使用试验 寿命试验 贮存寿命试验 室温贮存寿命试验 低温贮存寿命试验 工作寿命试验 连续工作寿命试验 间断工作寿命试验 高温工作寿命试验 加速试验 环境应力加速试验 加速寿命试验 恒定应力加速寿命试验 序进应力加速寿命试验 步进应力加速寿命试验 集成电路的可靠性设计 可靠性的定义与度量 可靠性效应的分类 可靠性实验 提高可靠性的措施 集成电路的可测性设计 测试向量 故障模型 提高可靠性的措施 电路设计 明确电路技术指标和使用环境 减小面积和复杂性 对于电路器件给予一定的容差 在同样参数指标下，尽量