第6章实用状态机设计技术祥解.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第6章实用状态机设计技术祥解.ppt

实验与实践 【例6-12】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10B IS PORT (LOCK0,CLR : IN STD_LOGIC; CLK : IN STD_LOGIC; WE : IN STD_LOGIC; DOUT : OUT STD_LOGIC_VECTOR(8 DOWNTO 0); CLKOUT : OUT STD_LOGIC ); END CNT10B; ARCHITECTURE behav OF CNT10B IS SIGNAL CQI : STD_LOGIC_VECTOR(8 DOWNTO 0); SIGNAL CLK0 : STD_LOGIC; BEGIN CLK0 = LOCK0 WHEN WE=1 ELSE CLK; PROCESS(CLK0,CLR,CQI) BEGIN IF CLR = 1 THEN CQI = 000000000; ELSIF CLK0EVENT AND CLK0 = 1 THEN CQI = CQI + 1; END IF; END PROCESS; DOUT = CQI; CLKOUT = CLK0; END behav; 实验与实践 6-4 . 基于5510/5651的数字存储示波器设计 图6-16 存储示波器结构简图 实验与实践 6-4 . 基于5510/5651的数字存储示波器设计 图6-17 TLC5510引脚图 实验与实践 6-4 . 基于5510/5651的数字存储示波器设计 图6-18 TLC5510采样时序图 实验与实践 6-5. VGA彩条信号显示控制器设计 图6-19 VGA行扫描、场扫描时序示意图 实验与实践 6-5. VGA彩条信号显示控制器设计 表6-4 行扫描时序要求:(单位:像素,即输出一个像素Pixel的时间间隔) 行同步头 行图像 行周期 对应位置 Tf Ta Tb Tc Td Te Tg 时间(Pixels) 8 96 40 8 640 8 800 实验与实践 6-5. VGA彩条信号显示控制器设计 表6-5 场扫描时序要求:(单元:行,即输出一行Line的时间间隔) 对应位置 Tf Ta Tb Tc Td Te Tg 时间(Lines) 2 2 25 8 480 8 525 行同步头 行图像 行周期 实验与实践 6-5. VGA彩条信号显示控制器设计 图6-20 HS和VS的时序图 实验与实践 6-5. VGA彩条信号显示控制器设计 图6-20 HS和VS的时序图 实验与实践 6-5. VGA彩条信号显示控制器设计 表6-6 颜色编码 颜色 黑 蓝 红 品 绿 青 黄 白 R 0 0 0 0 1 1 1 1 G 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 实验与实践 6-5. VGA彩条信号显示控制器设计 【例6-13】 LIBRARY IEEE; -- VGA显示器 彩条 发生器 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COLOR IS PORT ( CLK, MD : IN STD_LOGIC; HS, VS, R, G, B : OUT STD_LOGIC ); -- 行场同步/红,绿,兰 END COLOR; ARCHITECTURE behav OF COLOR IS SIGNAL HS1,VS1,FCLK,CCLK : STD_LOGIC; SIGNAL MMD : STD_LOGIC_VECTOR(1 DOWNTO 0);-- 方式选择 SIGNAL FS : STD_LOGIC_VECTOR (3 DOWNTO 0

文档评论(0)

love + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档