MSOF系统时钟与控制详解.ppt

5、UCSCTL4标准时钟系统控制寄存器4 各位定义如下： 15 14 13 12 11 10 9 8 保留 SELA 7 6 5 4 3 2 1 0 保留 SELS 保留 SELM SELA：bits10~8，选择ACLK的时钟源。 000 XT1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK DCOCLKDIV XT2CLK 如果XT2CLK不可用，默认DCOCLKDIV 110 保留，默认XT2CLK（如果可用），否则默认DCOCLKDIV 111 保留，默认XT2CLK（如果可用），否则默认DCOCLKDIV 5、UCSCTL4标准时钟系统控制寄存器4 各位定义如下： 15 14 13 12 11 10 9 8 保留 SELA 7 6 5 4 3 2 1 0 保留 SELS 保留 SELM SELS：bits6~4，选择SMCLK的时钟源。 000 XT1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK DCOCLKDIV XT2CLK 如果XT2CLK不可用，默认DCOCLKDIV 保留，默认XT2CLK（如果可用），否则默认DCOCLKDIV 保留，默认XT2CLK（如果可用），否则默认DCOCLKDIV 5、UCSCTL4标准时钟系统控制寄存器4 各位定义如下： 15 14 13 12 11 10 9 8 保留 SELA 7 6 5 4 3 2 1 0 保留 SELS 保留 SELM SELM：bits2~0，选择MCLK的时钟源。 000 XT1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK DCOCLKDIV XT2CLK 如果XT2CLK不可用，默认DCOCLKDIV 110 保留，默认XT2CLK（如果可用），否则默认DCOCLKDIV 111 保留，默认XT2CLK（如果可用），否则默认DCOCLKDIV 7、UCSCTL6标准时钟系统控制寄存器6 15 14 13 12 11 10 9 8 XT2DRIVE 保留 XT2BYPASS 保留 XT2 OFF 7 6 5 4 3 2 1 0 XT1DRIVE XTS XT1BYPASS XCAP SMCLK OFF XT1 OFF XT2OFF bit8，关闭XT2晶振 0 假如XT2已经通过端口选择，并且非旁路模式，那么XT2被打开 假如XT2没有被用作ACLK、MCLK及SMCLK的时钟源，或者没有用作FLL的校准源，XT2关闭 XT1OFF bit0，关闭XT1晶振 0 假如XT1已经通过端口选择，并且非旁路模式，那么XT1被打开 假如XT1没有被用作ACLK、MCLK及SMCLK的时钟源，或者没有用作FLL的校准源，XT1关闭 时钟模块应用举例（MSP430F5XX / 6XX）（1/2） P1.0 MSP430F6638 P3.4 SMCLK ACLK 例1，MSP430x66xx演示例程：设ACLK = XT1 = 32768Hz，令SMCLK = XT2CLK，MCLK = DCO(默认) = 32 x ACLK = 1048576Hz，ACLK和SMCLK分别通过P1.0和P3.4输出。 程序代码如下： #include msp430f6638.h void main(void) { WDTCTL = WDTPW + WDTHOLD; // 关闭看门狗 P1DIR |= BIT0; // ACLK 通过 P1.0输出 P1SEL |= BIT0; P3DIR |= BIT4; // SMCLK分别通过 P3.4输出。 P3SEL |= BIT4; while(BAKCTL LOCKIO) // 解锁XT1引脚 BAKCTL = ~(LOCKIO); P7SEL |= BIT2+BIT3; // 选择端口功能为 XT2 UCSCTL6 = ~XT2OFF; // 使能 XT2 UCSCTL6 = ~(XT1OFF); // 使能 XT1 UCSCTL6 |= XCAP_3; // 配置内接电容值， // 若使输出为32.768KHz，则需要选择XCAP_3 do { UCSCTL7 = ~(X