6.1输入输出缓冲器分析.ppt

* 第六章 CMOS I/O设计 输入缓冲器和输出缓冲器 输入输出缓冲器 联系芯片内部电路和封装管脚/PCB的功能电路 输入缓冲器：将来自PCB板的外部信号，通过封装管脚---钝化层开孔（压焊点）/金属，缓冲器，输入给芯片内部电路（反相器输入端） 输出缓冲器：将芯片内部的输出信号（反相器的输出端），经过钝化层开孔/金属---封装管脚，输出到PCB板上的其他电路 输入/输出缓冲器：二者功能的结合 * * CMOS集成电路的I/O设计 输入缓冲器 输出缓冲器 ESD保护电路 三态输出的双向I/O缓冲器 * 输入缓冲器 两方面作用 电平转换接口 过滤外部信号噪声 * 输入缓冲器:电平转换 将来自其它芯片的TTL电平，正确识别并输入CMOS芯片 电平兼容 TTL电路逻辑摆幅小 CMOS电路摆幅（VDD=5V） 输入缓冲器:电平转换 逻辑阈值设计 求算导电因子比例 NMOS管占用大量芯片面积； 输入为VIHmin时有静态功耗 * 输入缓冲器：电平转换 改进电路 增加二极管，使 反相器上的有效电源电压降低 PMOS加衬底偏压，增大其阈值电压的绝对值 增加反馈管MP2 ，改善输出高电平 NMOS管占用大量芯片面积 输入为VIHmin时有静态功耗 * 输入缓冲器：抑制输入噪声 用CMOS史密特触发器做输入缓冲器 * 输入缓冲器 Vin=0，Mn1,Mn2截止，Mp1,Mp2导通；Vx为（Vdd-Vtn）；Vout输出高电平 当Vin=Vtn，Mn1导通，Mn2截止；Vx为Mn3和Mn1分压值；Vout输出高电平 Vin=Vtn+Vx=V+，Mn2才导通，Vout下降；Mn3逐渐截止 这样电路走完靠右的一条VTC * 输入缓冲器 Vin=Vtn，Mn1导通，Mn2截止；Vx为Mn3和Mn1分压值；Vout输出高电平 Vin=Vtn+Vx=V+ 计算Vx：Mn1和Mn3都处于饱和区，列出直流电流相等公式，利用上式，求出V+ * 史密特触发器：输入缓冲器 转换电平 噪声容限 回滞电压 * 史密特触发器做输入缓冲器 利用回滞电压特性抑制输入噪声干扰 * Noise Suppression using Schmitt Trigger * CMOS集成电路的I/O设计 6.1 输入缓冲器 6.2 输出缓冲器 6.3 ESD保护电路 6.4 三态输出的双向I/O缓冲器 * 输出缓冲器 在驱动很大的负载电容时，需要设计合理的输出缓冲器 提供所驱动负载需要的电流 使缓冲器的总延迟时间最小 一般用多级反相器构成的 反相器链做输出缓冲器 * 输出缓冲器 驱动不同负载电容时，输入/输出电压波形及充放电电流 使反相器链逐级增大相同的比例 ，则每级反相器有近似相同的延迟 ，有利于提高速度 * 输出缓冲器 逐级增大S倍的反相器链 为反相器驱动一个相同反相器负载的延迟时间 * 输出缓冲器：反相器链 使tp最小的N与S的最优值 得到驱动大电容优化结果：根据CL和Cin，求出最优反相器链级数N，每级尺寸增大S倍 一般情况下，每级尺寸增大2.72倍速度相对优化 如果满足速度要求，可以减少N，适当增大S，以减少面积和功耗 如果对最终输出级的上升、下降时间有要求，根据时间要求和负载大小，设计出最终输出级反相器的尺寸，再设计前几级电路 * 输出缓冲器 无缓冲器（单级反相器驱动） 有缓冲器 缓冲器级数 10 10 6.3 2 100 100 12.5 5 1000 1000 18.8 7 10000 10000 25.0 9 * 输出缓冲器 负载10PF，最终输出级的上升、下降时间是1ns 的驱动电路的三种设计方案 * 输出缓冲器 性能比较 实际缓冲器的设计应从速度、功耗和面积综合考虑 * 输出缓冲器 采用梳状(叉指状)结构的大宽长比MOS管 相当于把宽度很大的MOS管变成多个并联的小管子 ，减小了多晶硅线的RC延迟 * 输出缓冲器 不同结构输出级MOS管对电路速度的影响 * 本节总结 输入缓冲器：电平转换/抑制噪声 输出缓冲器 ：提高驱动能力