实验指导5-设计型.pptVIP

* “纸上得来终觉浅，绝知此事要躬行。” 实验五 加法器设计与实现 一、实验目的 1.掌握用中规模集成电路设计加法器和减法器的方法。 2.进一步熟练逻辑电路的静态和动态测试方法。 3.学习数字电路测试及故障查找、排除方法。 二、实验器件 1．异或门74LS86 1片 2．六反相器74LS04 1片 3． 3:8线译码器74LS138 1片 4．双4输入与非门74LS20 1片 5．双4选1数据选择器74LS153 1片 6. 与非门74LS00 1片 7. 数字万用表UT56 1台 8．TDS－4数字系统综合实验平台 9．PC机（数字信号显示仪 ） 1台 10. GOS－6051示波器 1台 芯片引脚图 NC为空引脚,无用引脚 三、实验内容 1. 用与非门和异或门设计一位全加法器、组装，并测试。 ①写出设计过程，画出逻辑图。 ②组装，分别设计写出静态和动态测试步骤，并测试验证。 ③根据测试记录数据和波形分析设计电路的正确性，如果电路逻辑功能不正确，查找原因并解决存在的问题。 故障查找提示：在实验中发现测试结果和预期的不一致时，怎样检查查找排除故障？通常静态测试常使的工具是用万用表或者逻辑，动态测试常使用示波器工具。具体方法可参阅实验教程198页：寻找故障的方法有两种：….。 2. 用一片74LS138和双4输入与非门74LS20设计一位全加法器、组装，并测试。 ①写出设计过程，分别画出逻辑图。 ②组装，分别设计写出静态和动态测试步骤，并测试验证。 ③根据测试记录数据和波形分析设计电路的正确性，如果电路逻辑功能不正确，查找原因并解决存在的问题。 3.用一片74LS153和门电路设计一位全加法器、组装，并测试。 ①写出设计过程，分别画出逻辑图。 ②组装，分别设计写出静态和动态测试步骤，并测试验。 ③根据测试记录数据和波形分析设计电路的正确性，如果电路逻辑功能不正确，查找原因并解决存在的问题。 4. 用中规模集成电路设计全减器、组装，并测试。（选做） 用一片74LS153和门电路设计全减器、组装和测试。 ①写出设计过程，分别画出逻辑图和接线图接。 ②组装，分别设计写出静态和动态测试步骤，并测试验证。 ③根据测试记录数据和波形分析设计电路的正确性，如果电路逻辑功能不正确，查找原因并解决存在的问题。 设计过程中要求： 被减数用M（minuend）字母表示； 减数用S（subtrahend）字母表示； 差变量用B （borrow）字母表示； 借位变量用D（difference）变量表示。 四、实验预习要求 1.用一片74LS138和双4输入与非门74LS20设计全加器，写出设计全过程，画出的逻辑图，设计和写出测试方法和步骤。 2.用一片74LS153和本实验所提供的门电路设计全减器，写出设计全过程，画出逻辑图，设计和写出测试方法和步骤。 3. 用一片74LS153和本实验所提供的门电路设计全加器，画出逻辑电路接线图，设计和写出测试方法和步骤。 五、问题回答 1.总结用译码器和数据选择器设计组合逻辑电路的方法和步骤。 2.能否仅用你设计的全加器通过级联实现多位二进制数相加？如果能，运算速度快？如果想实现更快速的多位二进制数相加运算，需要设计怎样的加法电路？ 3．请回答教材第52页和第53页中的思考题？ 4.在数字逻辑电路实验中，出现问题是难免的。当实验中发现问题（故障）时，应该采用什么工具和方法检查故障？ 5.实验过程遇到的问题、现象及是否解决？怎样解决？