6-6 比较器+全加器.pptVIP

下载本文档

5
0
约6.3千字
约 36页
2017-06-15 发布于江西
举报
版权申诉

6-6 比较器+全加器.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

CLASS EXERCISE Exercise 1 Realize the function F with 74X153. F（ABC）=∑m(1,2,4,7) Exercise 2 realize the function G with 74X151. REVIEW OF LAST CLASS 译码器编码器三态器件多路复用器奇偶校验器比较器加减器 REVIEW OF LAST CLASS 译码器编码器三态器件多路复用器奇偶校验器比较器加减器 5.8.2 奇偶校验电路什么是奇偶校验? 奇偶校验位+一组信号位基本定理：基本概念： Answer key of Home work P515- 6.66 6.66 Show how to realize the 4-input, 18-bit multiplexer with the functionality of Table 6-46 using 9 74x153s and a “code converter” with inputs S2–S0 and outputs C1,C0 such that [C1,C0] = 00–11 when S2–S0 selects A-B-D-C, respectively. 6.67 Design a 3-input, 2-output combinational circuit that performs the code conversion specified in the previous exercise, using discrete gates. 　 6.9 Comparators（比较器） 6.10 Adders, Subtractors, and ALUs (加减器和算术逻辑单元) 6.9 comparator（比较器）(P458) 比较2个二进制数值并指示其是否相等的电路等值比较器：检验数值是否相等数值比较器：比较数值的大小（,=,） 1-bit comparators (1位等值比较器)？？ —— USE EXCLUSIVE OR GATE(异或门) EXCLUSIVE NOR GATE(同或门）如何构造多位等值比较器？？ 6.9.2 Iterative Circuits(迭代比较电路)P458 6.9.2 Iterative Circuits(迭代比较电路)P458 1 bit comparators(一位数值比较器) ① AB（A=1, B=0）则 A·B’=1 可作为输出信号 ② AB（A=0, B=1）则 A’·B=1 可作为输出信号 ③ A=B ，则A⊙B=1，可作为输出信号 n-bits comparators 6.9.4 Standard MSI Comparatorsthe 74x85 4-bit comparator 74X85 Serial Expanding Comparators(比较器的串行扩展) 8-bit comparator 74x682 (P463) 8-bit comparator 74x682 Paralel Expanding Comparators(比较器的并行扩展) 6.10 Adders, Subtractors, and ALUs (加减器和算术逻辑单元) (P471) 6.10.1 half adders and full adders 6.10.2 Ripple Adders串行进位加法器迭代电路（iterative circuit） 6.10.4 Carry Lookahead Adders并行进位加法器 6.10.5 MSI Adders(P479 ) 6.10.6 MSI Arithmetic and Logic Units (ALU, MSI 算术逻辑单元) 74x181 (P483) Iterative：重复的, 反复的, [数]迭代的 PI CI CO PO PI CI CO PO PI CI CO PO C0 C1 C2 Cn PO0 PO1 POn-1 主输出 PI0 PI1 PIn-1 主输入边界输入边界输出级联输出 P297 一位全加器：S = X ? Y ? Ci Ci+1 = X·Y + (X+Y)·Ci 超前进位法：第 i 位的进位输入信号可以由该位以前的各位状态决定。 Ci+1 = (Xi·Yi) + (Xi+Yi)· Ci =