veriloghdlfpga抢答器资料.docVIP

FPGA期末结业论文 基于FPGAVerilogHDL的四路抢答器 院系： 物理与电子学院 专业： 电子信息科学与技术 任课教师： 学号： 姓名： 2013年12月 目录 （0）摘要..................................................................2 引言.................................................................3 1.1关于课程设计......................................................3 1.1.1课程设计目的..................................................3 1.1.2课程设计内容..................................................3 1.2开发工具简介......................................................4 1.2.1 EDA技术......................................................4 1.2.2 硬件描述语言-Verilog HDL.....................................4 1.2.3 Verilog HDL设计流程..........................................5 1.2.4 FPGA基本特点.................................................5 1.2.5 FPGA工作原理.................................................5 概述.................................................................5 2.1 设计过程..........................................................5 2.1.1系统设计要求..................................................5 2.1.2系统设计方案..................................................6 系统设计.............................................................6 3.1系统组图..........................................................6 3.2系统主源程序......................................................8 仿真综合............................................................10 结论................................................................13 参考文献............................................................13 附录................................................................13 0摘 要 抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成本设计是以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程