ADSP-BF系列硬件之SPI端口控制器教程.docVIP

SPI端口控制器 1.概述 SPI端口为兼容SPI的外设提供了一种I/O接口。使用一系列的配置选项，SPI提供了与其他兼容SPI的外设进行无缝连接。SPI为四线接口，由两个数据信号、一个设备选择信号和一个时钟信号组成。SPI是一个全双工的同步串行接口，支持主机模式、从机模式以及多主机环境。还支持编程设置位速率和时钟相位/极性。 2.特性 SPI包括如下特性： 全双工，同步串行接口 支持8位或16位字宽度 可编程波特率，时钟相位和极性 支持多主机环境 与DMA控制器结合 双缓冲的发送器和接收器 一个SPI设备选择输入和多片选择输出 可编程数据引脚上的数据移位方向，先MSB或先LSB 当发生模式错误、溢出和下溢时产生中断 Shadow register to aid debugging 典型的能与SPI接口的设备包括： 其他CPU或微控制器 多媒体数字信号编解码器输入信号被拉低，那么从机设备会忽略SCK信号。 SCK信号用于将MISO和MOSI数据线上的数据移入和移出，可以通过SPI_CTL寄存器对SCK时钟信号的极性和相位进行编程设置，同时也可以定义数据传输的格式。 3.1.2主机输出，从机输入(MOSI)信号 MOSI信号是双向I/O数据引脚中的一个引脚。如果将处理器配置成主机，那么处理器可以通过MOSI引脚发送数据。相反，可以通过MOSI引脚接收数据。在SPI相互连接的情况下，数据从主机设备的MOSI引脚被移出并且从从机设备的MOSI引脚移入。 3.1.2主机输入，从机输出(MISO)信号 MISO信号是双向I/O引脚中的一种。如果将处理器配置成主机，那么可以处理器通过MISO引脚接收数据。相反，处理器可以通过MOSI引脚发送数据。在SPI相互连接的情况下，数据从从机设备的MISO引脚被移出并且从主机设备的MISO引脚移入。 注意：在任何时候只允许一个从机发送数据。 如图2所示：举例SPI配置解释如何将处理器配置为从SPI设备。该8位的主微控制器是SPI主机。 注意：可以通过处理器的SPI接口来引导处理器以使得用户的应用程序代码和数据能够在运行时之前被载入。 图2设置Blackfin处理器为从机SPI设备 3.1.2SPI从机选择输入信号() 信号是SPI从机选择的输入信号。该信号为低电平有效，当一个处理器被设置为从机时可以使用信号去使能该处理器。信号类似于片选信号一样作为单向输入信号被使用。对于一个主机设备而言，在多主机环境中它可以作为一个错误输入信号引脚被使用。在多主机模式下，如果主机的输入引脚被声明(被拉低)并且SPI_CTL寄存器中的PSSE位被使能，那么就表明此时有一个错误已经发生。这个错误说明此时有另外一个设备试图成为主机。 使能前导事件T1、使能滞后时间T2以及传输序列的延迟时间T3中的每一个都必须SCK时钟周期。如图3所示。在连续的字传输之间的最少时间为T4，T4等于两倍的SCK时钟周期。可以通过测量传输一个字时的有效SCK边沿到传输下一个字时有效SCK边沿以得到T4值。 图3 SPI时序 3.1.3SPI从机选择使能输出信号 当处理器工作在主机模式时，Blackfin处理器可能会通过软件使用任意GPIO引脚以使能单个的SPI从机设备。除此之外，SPI模块还提供硬件支持能够自动生成最多7个从机选择的使能信号(这个根据不同的处理器有所不同)。 根据SPI的协定，从机选择使能信号都必须是有效低电平信号。由于在复位过程中这些引脚不会被驱动，所以建议使用一个电阻将它们拉高。 如果将Blackfin处理器配置为主机模式，SPI会使用SPI_FLG寄存器去使能通用端口引脚作为单个的从机选择线。在使用这些引脚作为SPI从机选择使能输出印加之前，必须在适当的PORT_MUX寄存器中使能端口引脚被SPI使用。 在从机模式SPI_FLG寄存器不起作用并且每一个从机SPI接口都会使用信号作为从机选择输入信号。同样地，在使用端口引脚与引脚连接之前需要使用适当的端口寄存器配置使能这些引脚被SPI使用。 3.1.4SPI从机选择输入 如果SPI处于从机模式，那么信号就作为从机选择输入引脚。当SPI处于主机模式时，在多主机环境中信号就作为错误检测输入引脚。SPI_CTL寄存器中的PSSE位可以使能这个功能。当PSSE=1时，信号作为主机模式的错误检测输入引脚。反之，信号被忽略。 3.1.4在多从机SPI系统中使用SPI_FLG寄存器中的FLS位 在多从机SPI环境中使用SPI_FLG寄存器中的FLSx位。举例，如果在系统中有8个SPI设备其中包括一个主机处理器，那么配置该处理器以选择另外7个从机SPI。在多从机SPI模式中这种配置只需要一个主机处理器。如果假设SPI是主机，那么需要7个端口引脚被配置为SPI主机模式中的从机选择输出引脚并