第三章VerilogHDL的基本语法祥解.pptVIP

3.1 Verilog程序的基本结构 3.2 Verilog HDL的数据类型 常量 变量 3.memory（存储器型） memory型是存储器型，是通过建立reg型数组来描述的，可以描述RAM存储器、ROM存储器和reg文件。 Memory型举例： reg memory1[1023:0]; //存储器为1024个单元，每个单元为1位 reg [7:0] memory2[15:0]; //存储器为16个单元，每个单元为8位 reg [32:1] memory2[1:512]; //存储器为512个单元，每个单元为32位 3.3 Verilog HDL的运算符 算术运算符 逻辑运算符 关系运算符 等值运算符 位运算符 缩减运算符 移位运算符 条件运算符 拼接运算符 1.算术运算符 算术运算符包括： + （加法运算符或正值运算符，如x+y，+8） - （减法运算符或负值运算符，如x-y，-90） * （乘法运算符，如x*y） / （除法运算符，如x/y） % （取模运算符，如x % y） 2. 逻辑运算符 逻辑运算符包括： （逻辑与） || （逻辑或） ! （逻辑非） 3. 关系运算符 关系运算符包括： （小于） = （小于等于） （大于） = （大于