超大规模集成电路CAD第二章VLSI设计方法教案.pptVIP

第一章 VLSI的概述 第一章 VLSI的概述 第2章 VLSI设计方法 2.1 Full-Custom设计方法 2.2 Semi-Custom设计方法 2.3 可编程逻辑设计方法 2.4 VLSI设计基本流程 2.5 FPGA 设计流程 设计层次及其设计描述 系统级(System level)：描述系统总体设计要求 芯片级(Behavioral level) 描述模块的行为，重点是：电路能做什么，如何做 无时序和结构的问题 一般包含算术运算、循环和复杂数据类型 寄存器传输级(RTL level) 描述寄存器之间的逻辑，包括时钟时序信息 显示了电路的结构 包含状态机和数学表达式 可以在行为上实现元件 门级(Gate level) 基于逻辑门描述整个系统的结构 使用逻辑门 使用锁存器/寄存器暂存信号 用其他门级描述表示元件 电路级(Circuit level) 描述所有元件的电气行为，如电容、 电阻、电感、MOS等 物理级（版图级）（Physical level，Layout Level） 直接描述电路的几何图形 直接产生掩膜要用的版图 设计方法 2.1 Full-Custom设计方法 What is Full-Custom? 所谓全定制集成电路，是指按照用户要求，自顶向下从晶 体管级开始设计直至版图级的全部设计过程，力求做到芯 片面积小，功耗低，速度快(延迟最小)，各方面都周密安 排，达到性能价格比最优的实现方法。 （no libraries available） ◆IC的硅片不进行预加工 ◆无预处理和预编译的单元库，全人工版图设计 ◆采用现有的EDA软件设计 －电路级综合的数学模型 －模拟电路的结构、单元、版图级综合 －硬件描述语言 特点 优点： ※可以获得最佳性能的设计：速度、功耗、面积 ※芯片面积小，有利于降低大批量生产芯片的单片成本 ※可以从事高速电路的设计 ※可针对关键应用要求从事新型电路的结构设计 ※适宜于定型的、产量大的IC产品 缺点： ※设计工作量大、设计效率低、设计周期长、设计费用高 ※不适合几十万或百万门的超大规模集成电路的设计 ※要求设计人员具有较深的微电子专业知识和一定的设计经验 全定制设计流程 Step 1: 系统结构 Step 2: RTL设计与仿真 Step 3: 块建立 电路级设计与仿真 版图仿真 Step 4: 集成块 集成( 布局与布线) 与仿真 为制造进行DRC 和ERC 2.2 Sem-Custom设计方法 2.2.1 基于单元的IC 2.2.2 基于门阵的IC设计 定义 What is Sem-Custom？ 所谓半定制电路设计： 是指以预先设计并经过验证的单元为基础，从事具体电 路的有关设计。也就是说，厂家预先把一些基本门或其 它单元的功能级电路与版图设计好，并提供给系统设计 者，作为他们从事电路设计的基本单元。这样设计者就 不涉及单元电路内部器件之间的互连，而只要把这些基 本单元进行合理的布局和相互连线就可以了。因此，半 定制设计方法是一种面向逻辑级设计。（设计者在厂家 提供的半成品基础上继续完成最终的设计，一般是在成 熟的通用母片基础上追加某些互连线或某些专用电路的 互连线掩膜，因此设计周期短。） 2.2.1 基于单元的IC（CBIC：Cell-based IC） CBIC：把一些设计好的SSI、MSI电路及版图存放在单元库中，设计时调用电路单元并对其进行合理的布局、布线。标准单元设计法需要全部的IC制造掩模工序。 利用预先设计好的单元进行版图设计 单元库：通常由工艺制造公司提供； 用户自己设计； 从第三方单元库供应商处购买。 单元类型：标准单元和宏单元 ※标准单元（Standrad cell ）：逻辑门、触 发器、计数 器、译码器、 多路开关等 ※宏单元（Macro core） ：处理器、ALU、存储器 、A/D 转换器等 Standard Cell 标准单元库一般有数百种逻辑单元：逻辑门、触发器、计数器、译码器或多路开关等简单的功能模块。 每个单元都是全定制方法设计得到的 每个单元的信息包括： – A physical layout – A behavioral model – A Verilog/VHDL model – A detailed timing model