FPGAChap4分析报告.pptVIP

同步复位D触发器 比较：异步置位的锁存器（Latch） 2）T触发器 library ieee; use ieee.std_logic_1164.all; entity t_ff is port(t, clk : in std_logic; q : buffer std_logic); end t_ff; architecture rtl of t_ff is begin process(clk) begin if clk’event and clk=‘1’ then q=not q; end if; end process; end rtl; 3）RS触发器 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY RSCFQ IS PORT(R，S，CLK：IN STD_LOGIC； Q，QB：BUFFER STD_LOGIC)； END RSCFQ； ARCHITECTURE ART OF RSCFQ IS SIGNAL Q_S，QB_S：STD_LOGIC； BEGIN PROCESS(CLK，R，S) --异步进程