数字电路与逻辑设计—触发器摘要.pptVIP

应用示例 　　该电路实现了双输入控制脉冲产生，相当于：始于X的上升沿，止于Y的上升沿。Verilog程序为： module test(X, Y, F); input X, Y; output F; reg F, q; always @(posedge X or posedge q)//描述DFF0 　if(q) 　　F=1d0; 　else 　　F=1d1; always @(posedge Y or negedge F)//描述DFF1 　if(!F) 　　q=1d0; 　else 　　q=1d1; endmodule * 5.5 寄存器和移位寄存器 寄存器的基本结构 　　采用多个D触发器保存一组二进制信息的电路称为寄存器，也称为数据寄存器。m个D触发器采用相同的触发条件同时保存m个数据，其基本结构如下图所示。 * 常用的电平触发数据寄存器主要有74LS373和74 LS573(八D数据锁存器)。 74LS573的逻辑符号和内部结构 74LS573的功能表 * 电平触发数据寄存器 锁存信号 输出使能 数据输入 三态数据输出 OE G D0…D7 Q0n+1…Q7n+1 1 × × Z…Z 0 1 d0…d7 d0…d7 0 0 × Q0…Q7 常用的边沿触发数据寄存器主要有74LS374和74 LS574(八D数据锁存器)。 74LS574的逻辑符号和内部结构 74