嵌入式控制系统课件-第6章 基于S3C44B0X嵌入式系统应用开发实例.pptVIP

第六章 基于S3C44B0X嵌入式系统应用开发实例 6.1 S3C44B0X处理器介绍 6.1.1 Samsung S3C44B0X简介 6.1.2 Samsung S3C44B0X特点 6.1.3 S3C44B0X功能结构框图 6.1.4 S3C44B0X引脚信号描述 6.1.1 Samsung S3C44B0X简介 Samsung S3C44B0X微处理器是三星公司专为手持设备和一般应用提供的高性价比和高性能的微控制器解决方案。 片内集成ARM7TDMI核，工作在66MHz，采用0.25μm CMOS工艺制造，并在ARM7TDMI核基本功能的基础集成了丰富的外围功能模块，便于低成本设计嵌入式应用系统。 片上集成的主要功能如下： 片上在ARM7TDMI基础上增加8KB的Cache； 外部扩充存储器控制器； LCD控制器（最大支持256色的DSTN），并带有1个LCD专用DMA通道； 2个通用DMA通道/2个带外部请求管脚的DMA通道； 2个带有握手协议的UART，1个SIO； 1个多主的IIC总线控制器； 1个IIS总线控制器； 5个PWM定时器及1个内部定时器； 看门狗定时器； 71个通用可编程I/O口，8个外部中断源； 功耗控制模式：正常、低速、休眠和停止； 8路10位ADC； 具有日历功能的RTC（实时时钟）； 片上集成PLL时钟发生器。 6.1.2 Samsung S3C44B0X特点 一、S3C44B0X体系结构 S3C44B0X是基于ARM7TDMI的体系结构，ARM7TDMI是ARM公司最早为业界普遍认可且赢得了最为广泛的应用的处理器核。 二、系统（存储）管理 支持大、小端模式（通过外部引脚来选择）； 地址空间：包含8个存储体，每个存储体的大小为32M字节，总共有256M字节的地址空间； 对所有存储体的访问大小均可进行改变（8位/16位/32位）； 8个存储体中，Bank0~Bank5可以用于ROM、SRAM等存储器，Bank6、Bank7可用于ROM、SRAM、FP/EDO/SDRAM等存储器； 7个存储体起始地址固定，1个存储体的起始地址可变。 1个起始地址及大小可变的地址空间； 所有存储器空间的访问周期都可以通过编程配置； 提供外部扩展总线的等待周期； 在低功耗的情况下支持DRAM/SDARM自动刷新； 支持地址对称或非地址对称的DRAM。 三、Cache和片内SRAM 4路组相联统一的8KB指令/数据Cache； 未作为Cache使用的0/4/8 Kbytes Cache存储空间可作为片内SRAM使用； Cache伪LRU（最近最少使用）的替换算法； 通过在主内存和缓冲区内容之间保持一致的方式写内存； 具有四级深度的写缓冲； 当缓冲区出错时，请求数据填充。 四、时钟和功耗管理 低功耗； 片上PLL使得MCU的工作时钟最高为66MHz； 时钟可以通过软件选择性地反馈回每个功能块； 功耗管理模式为： 正常模式：正常运行模式； 低速模式：不带PLL的低频时钟； 休眠模式：只使CPU的时钟停止； 停止模式：所有时钟都停止。 EINT[7:0]或RTC警告中断可使功耗管理从停止模式中唤醒。 五、中断控制器 30个中断源（1个看门狗定时器中断，6个定时器中断，6个UART中断，8个外部中断，4个DMA中断，2个RTC中断，1个ADC中断，1个IIC中断，1个SIO中断）； 矢量IRQ中断模式减少中断响应周期； 外部中断源的电平／边沿模式； 可编程的电平／边沿极性； 支持紧急中断请求的FIQ（快速中断请求）。 六、带PWM的定时器（脉宽可调制） 5个16位带PWM的定时器，1个16位基于DMA或基于中断的内部定时器； 可编程的工作周期、频率和极性； 死区（Dead-zone）产生器； 支持外部时钟源。 七、实时时钟RTC 全时钟特点：毫秒、秒、分、时、天、星期、月、年； 运行于32.768KHz； CPU唤醒的警告中断； 时间滴答（Time tick）中断。 八、通用输入／输出端口 8个外部中断端口； 71个（多功能）复用输入／输出口。 九、UART 2个基于DMA或基于中断的UART； 支持5位、6位、7位、8位串行数据传送/接收； 在传送/接收时支持硬件握手； 波特率可编程； 支持IrDA 1.0（115.2kbps）； 用于回环测试模式； 每个通道有2个用于接收和发送的内部32字节FIFO 。 十、DMA控制器 2路通用的无CPU干涉的DMA控制器； 2路桥式DMA（外设DMA