5低功耗设计120514祥解.pptVIP

第17章 低功耗设计 集成电路设计系列 本章概要 概述 CMOS IC的功耗 降低电源电压 减少开关频度 减少漏电流 低功耗架构 便携式电子设备的要求 在同样的电池容量下，功耗越低，待机时间越长；在同样的待机时间下，功耗越低，对电池体积重量的要求越低 对于采用未做低功耗优化的处理器的多媒体终端，功耗为10～50W。若使用65Wh/1kg的电池，则不充电工作10小时需要6kg电池；若采用500g电池，则只能工作1小时 电子设备可靠性的要求 电子设备的平均故障间隔时间（MTTF）∝核心芯片的寿命∝芯片工作温度的指数exp(-Ea/kT），而芯片温度T∝芯片功耗，因此功耗越低，芯片的寿命越长（另外，芯片的漏电流∝芯片工作温度的指数） 随着芯片工作速度的上升，其功耗越来越大。时钟频率100～200MHz的传统处理器，功耗为15～50W；时钟频率为500MHz、面积为10cm2的传统处理器，功耗可达300W 可以采用风冷甚至水冷来降低芯片温度，但在成本、体积、重量和系统复杂度方面的代价是巨大的！ 节约能源的要求 如果全球有一半人口每人使用10～50W的便携电子产品，则33亿人需因此消耗5千亿W的功率 如果节约其中的10％，每年就可以节约6500万吨石油，或者减少50个核电站 使用便携电子产品的人口越来越多，所消耗的能源越来越多，不容忽视 静态功耗与动态功耗 峰值功耗与平均功耗 降低能耗的途径 降低门翻转的频度SA(g) 降低负载电容CL(g) 降低电源电压VDD(g) 降低泄漏电流引起的功耗Pleak 降低应用程序的运行时间t 降低能耗的不利影响 运行效率↓ 计算质量↓ 噪声容限↓ 设计灵活性↓ 执行时间↓ 解决方案 电源电压按空间分配（静态电压按比例降低） 电源电源按时间调度（动态电压按比例降低） 支持软件 SpeedStepTM, Extended SpeedStepTM (Intel) PowerNow! TM (AMD) LongHaulTM (VIA Technologies) LongRunTM, LongRun2TM (Transmeta) SmartReflexTM (TI) IEMTM (ARM) 电源电压5.0V 每单元运算时间t 总运算时间4t 能量100J 提升低摆幅电路抗干扰能力的途径 差分：在显著降低摆幅的条件下可达到同样的抗干扰能力，但会增加面积和电路复杂度 编码检错纠错：在发送端，将信号加检错码之后传输；在接收端，一旦发现检错码有误，既可要求重传 动态能量管理（DPM，Dynamic Power Management） 关掉当前不使用的硬件模块，可通过关断闲置模块的电源（门控电源power gating）或者时钟（门控时钟clock gating） 时钟网络及其相关负载的功耗占到整个芯片总开关功耗的75％以上，故关断时钟即能起到很好的效果 上例表明数据位宽优化降低功耗的效果非常显著。统计表明，超过50％的整数运算只需要16bit的处理器就够用，很少用到64bit处理器 有统计称此方法可降低总线和运算单元功耗50％，存储器功耗80％ 逻辑运算管用低阈值器件，以加快运算速度；时序控制管用高阈值器件，以限制从电源到地的电流，同时还能起到门控电源、门控时钟以及节能模式切换等作用 高阈值管的尺寸要精心设计，尽量不要加重负载；不要频繁切换，以减少开关功耗；不能用于存储器，以防丢失数据 END 第17章 低功耗设计 降低动态功耗的途径 降低电源电压VDD，但会导致ID下降→延时下降 降低门的翻转率α 减少电容C 降低工作频率f 规律 动态功耗静态功耗 速度快的电路比速度低的电路消耗更多的规律 电源电压越高，器件有源区面积越大，工作频率越快，则电路的功耗越大 对策 降低工作电压 降低开关频度 减少电容 4 减少开关频度 代码压缩 代码压缩（Code Compression）通过对原始指令或数据进行压缩，减少其位宽后进行传输，从而降低功耗 最著名的压缩算法是ARM处理器采用的Thumb指令集，可用16bit指令集取代标准的32bit指令集，指令存储器的位数和容量也因此减半 另一个压缩算法（图1）可将原始指令集的位数N减少到logN位，即32bit可以减至8bit。在接收端需增加一个指令解压缩表IDT将数据复原 当指令集很大时，IDT的规模也会非常大，引入明显的附加功耗。为此，可只对部分最经常执行的指令进行压缩传输（图2），可以起到事半功倍的效果。在标准处理器中，最常用的256个指令占总操作数的比例高达50％～99.9％ 图1 图2 4 减少开关频度 基于指令时序的编译优化 编译优化（Compiler Optimization）通过