逻辑门电路分析报告.ppt

第 3 章　逻辑门电路 3.1 概 述 一、门电路的作用和常用类型 二、高电平和低电平的含义 3.2　分立元件门电路 一、三极管的开关特性 二、二极管门电路 三、三极管非门电路 四、组合逻辑门电路 3.3　TTL 集成逻辑门电路 一、TTL 与非门 二、其他功能的 TTL 门电路 3.4　CMOS 集成逻辑门电路 一、CMOS 反相器 三、CMOS 数字集成电路的特点与序列 四、CMOS 集成逻辑门的使用注意事项 *五、集成逻辑门电路应用举例 3.5 TTL 电路与 CMOS 电路的接口 一、 TTL 电路驱动 CMOS 电路 二、 CMOS 电路驱动 TTL 电路 本章小结 [例] 欲用下列电路实现非运算，试改错。 　　(ROFF ? 700 ?，RON ? 2.1 k?) 解： OC 门输出端需外接上拉电阻 RC 5.1kΩ Y = 1 Y = 0 RI RON ，相应输入端为高电平。 510Ω RI ROFF ，相应输入端为低电平。 连线要尽量短，最好用绞合线；整体接地要好，地线 要粗而短。 焊接用电烙铁不大于 25 W，使用中性焊剂，不得使用焊 油。焊接时间要短；焊接完毕后，只能用少许酒精清洗。 （四）电路安装接线和焊接应注意的问题 （五）调试应注意的问题 输出电平是否满足要求。对CT54/74、CT54H/CT74H， UOH?2.4V, UOL ?0.4V; 对CT54S/74S、CT54LS/CT74LS 、 CT54F/CT74F ，UOH?2.7V, UOL ?0.5V。 输出高电平时输出端不能碰地，输出低电平 时输出端不能碰电源，否则可能烧坏器件。 是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。 主要要求： 掌握 CMOS 反相器的电路、工作原理 和主要外特性。 了解 CMOS 数字集成电路的应用要点。 了解 CMOS 与非门、或非门、开路门、 三态门和传输门的电路和逻辑功能。 A uI Y uO VDD S G D D G S B VP VN B A uI Y uO VDD S G D D G S B VP VN B 增强型 NMOS 管 (驱动管) 增强型 PMOS 管(负载管) 构成互补对称结构 (一)电路基本结构 要求VDD UGS(th)N +｜UGS(th)P｜且 UGS(th)N =｜UGS(th)P｜ UGS(th)N 增强型 NMOS 管开启电压 A uI Y uO VDD S G D D G S B VP VN B NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。. uGSN + - 增强型 PMOS 管开启电压 uGSP + - UGS(th)P uGSN UGS(th)N 时，增强型 NMOS 管导通 uGSN UGS(th)N 时，增强型 NMOS 管截止 O iD uGS UGS(th)N 增强型 NMOS 管 转移特性 时, 增强型 PMOS 管导通 时, 增强型 PMOS 管截止 O iD uGS UGS(th)P 增强型 PMOS 管 转移特性 UIL = 0 V，UIH = VDD A uI Y uO VDD S G D D G S VP 衬底 B VN 衬底 B (二)工作原理 ROFFN RONP uO +VDD S D D S 导通电阻 RON 截止电阻 ROFF RONN ROFFP uO +VDD S D D S 可见该电路构成 CMOS 非门，又称 CMOS 反相器。 　　无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD ? 0。因此 CMOS 反相器静态功耗极微小。 ◎ 输入为低电平，UIL = 0V 时， uGSN = 0V UGS(th)N ， UIL = 0V 截止 uGSN + - VN 截止， VP 导通， 导通 uGSP + - uO ? VDD 为高电平。 A uI Y uO VDD S G D D G S VP 衬底 B VN 衬底 B 截止 uGSP + - 导通 uGSN + - ◎ 输入为高电平 UIH = VDD 时， uGSN = VDD UGS(th)N , VN 导通， VP 截止， ◎ 输入为低电平 UIL = 0 V 时， uGSN = 0V UGS(th)N ， VN 截止， VP 导通， uO?VDD , 为高电