基于DSPBuilder与JQSOPC(FPGA)开发系统的高通滤波器实现要点详解.ppt

基于DSP Builder与JQ-SOPC（FPGA）开发系统的高通滤波器实现 答辩人：刘岩 导 师：盛利元教授 班 级：电信1105班 论文框架 研究背景与意义 设计原理与系统整体设计 各模块的设计 仿真与调试 总结与展望 研究背景与意义 数字滤波技术最早用于语音处理领域，经过不断地发展，已成功应用于恢复静止与活动图像、图像识别以及层析x射线摄影。目前在军事领域主要应用于导航，电子对抗，战场情况实时侦察；在经济领域主要应用于经济效益分析及预测等领域；在电力系统中被应用于能源的自动探测以及分布规划；最后还包括人们日常生活中的空气污染及噪声的自动监测领域。 目前的FIR数字滤波器多为直接型结构，本次设计将lattice结构在DSP Builder工具实现 Lattice结构的优点 1.模块化的结构，便于实现高速并行处理。 2.一个m阶滤波器，可以产生从1阶到m阶的m个横向滤波器的输出功能，性能优越。 3.对于有限字长的舍入误差不明感。在下文中将对两种结构进行具体的说明与性能对比测试。 系统结构整体框图 测试信号产生模块 波形产生流图 DSP Builder设计图 直接型滤波器模块 滤波器直接型加乘系统结构图 Lattice结构加乘系统结构图 DSP Builder工具搭建的加成系统 DSP Builder搭建直接型32阶滤波器 求32阶参数 采用FIR窗函数法，指定阶数为31阶，截止频率为3KHz，采样频率为50KHz Lattice结构DSP Builder实现图 系数的转化 信号测试环节 多干扰信号测试 RTL级仿真图