第2章 数字系统设计.pptVIP

2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.1 算法设计 2.2 算法结构 2.2 算法结构 2.2 算法结构 2.2 算法结构 2.2 算法结构 2.2 算法结构 2.1 算法设计 2.3硬件系统实现概述 （1）用专用SSI、MSI、LSI构成。 （2）以微机为核心、辅以必要的辅助器件，在固化于存储器内的软件的控制下实现系统功能。 （3）将整个系统配置在一片或者数片PLD内。 （4）研制相应的ASIC，构成单片系统。 2.4数据处理单元的设计 数据处理单元又叫受控电路，主要功能：数据存储、算术 和逻辑运算、数据传送和变换。 2.4.1器件选择 1.易于控制 2.满足非逻辑的约束要求 （1）性能因素：运行速度(ECL最快)、可靠性、可测试 性。 （2）物理因素。 （3）经济因素。 2.4.2数据处理单元设计的基本步骤 1.组成数据处理单元逻辑框图 根据系统算法和结构选择方案，用抽象的逻辑块组成逻辑框图 2.构成数据处理单元详细逻辑电路图 选择具体型号的集成器件实现第一步中的抽象模块。 3.确定控制信号时序 列出控制信号排序表 2.4.3数据处理单元设计实例 例2.11 试导出例2.2中5位串行码数字锁的数据处理单元逻辑电路图。 （1）导出逻辑框图 （2）选择器件 （3）串行数字锁控制信号序列 的确定 2.5控制单元的设计 用硬件电路构成控制时序信号就是控制器的设计。 2.5.1系统控制方式 1.集中控制 2.5控制单元的设计 2.分散控制 2.5控制单元的设计 1.半集中控制 2.5.2控制器的基本结构和系统同步 1.控制器的基本结构 控制器输入信号：外界对系统的输入信号、数据处理单元的条件反馈信息 控制器输出信号：对外界的输出信号、对数据处理单元的控制信号 2.5.2控制器的基本结构和系统同步 2.系统同步 （1）控制器与外部信号之间的同步，即异步输入信号的同步化 ①异步信号同步化的必要性 第一，异步信号的捕获。 第二，输入信号有变化时间。 ②同步化电路 第一，异步输入信号是短暂的。 第二，输入信号的同步化时间发生在时钟的上升沿。 （2）系统控制器输出同步 ①状态寄存器的各个状态量不会同时改变，总是有先后的。 ②即时各个状态量同时变化，由于它们从组合网络的输入端到输出端所经途径不同，仍然会出现毛刺。 2.5.2算法状态机图（ASM图） 1.ASM图概念 ASM图用来描述控制器在不同时间内应完成的一系列操作，指出控制器状态转换、转换条件及控制器的输出。 ASM图和算法流程图差别： （1）算法流程图是事情驱动的流程图规则，ASM图具体为时钟CP驱动的流程图。 （2）ASM图的状态快，不说明操作，只明确标出应有的输出。 确切说，算法流程图规定了系统应进行的操作及操作顺序，ASM图规定了完成这操作顺序所需要的时间 2.5.2算法状态机图（ASM图） 2.ASM图和算法流程图的互相关系和转换 2.5.2算法状态机图（ASM图） 3.状态机的VHDL实现 为什么要使用状态机？ （1）高效的顺序控制模型。 （2）容易利用现成的EDA优化工具。 （3）性能稳定。 （4）设计实现效率高。 （5）高速性能。 （6）高可靠性能。 2.5.2算法状态机图（ASM图） 2.5.2算法状态机图（ASM图） 2.5.2算法状态机图（ASM图） 2.5.4控制器的硬件逻辑设计方法 2.5.4控制器的硬件逻辑设计方法 2.5.4控制器的硬件逻辑设计方法 2.5.4控制器的硬件逻辑设计方法 算法流程图 2.5.4控制器的硬件逻辑设计方法 2.5.4控制器的硬件逻辑设计方法 6.2十字路口交通管理器的设计 6.2.1交通管理器 的功能 6.2十字路口交通管理器的设计 6.2.1交通管理器 的算法设计 高电平 SLF LF-FF=1 高电平 SLT LT-FF=1 3 上升沿有效 CNP CNT=CNT+1 高电平 SLF LF-FF=1 高电平 G 选通闸门选通 2 低电平禁止 G非 选通闸门禁止 条件操作，低电平有效 RESET LT-FF=0，LF-FF=0 条件操作，低电平有效 RESET CNT=0 1 说明 控制信号 操作 次序 子运算器1 系 统 控 制 器 子运算器2 子运算器n …… 子运算器1 子运算器2