第五章--时序逻辑电路.ppt

序列信号是指在时钟脉冲作用下产生的按一定规则排列的一串周期性二进制信号，即串行数据码（或同步码）。 18 （四）组成序列信号发生器 例5-20 电路如图所示，分析电路的逻辑功能，并画出Z信号的波形。 分析步骤： 1. 根据模M计数器的结构，先判断构成一个模P计数器，从而确定序列码的长度P； 2. 根据组合逻辑电路的结构，分析该组合逻辑电路的功能。 18 （四）组成序列信号发生器 18 （四）组成序列信号发生器 161组成模5计数器 0 Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0 CP Q0 Q1 Q2 Z 0 1 0 0 1 18 （四）组成序列信号发生器 例5-21 设计一个产生110001001110序列码的计数器型序列码发生器，要求组合逻辑电路部分用门电路和74X151数据选择器实现。 设计步骤： 1. 根据序列码的长度P，设计一个模P计数器； 2. 设计适当的组合逻辑电路（用门电路或集成电路实现），计数器的状态作为该组合逻辑电路的输入，就是该组合逻辑电路的输出就是要设计的序列。 18 （四）组成序列信号发生器 解：序列码Z=110001001110，有效序列长度P=12，所以先设计一个模12的计数器；根据题目要求可知： 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 清 零 法 置 数 法 18 （四）组成序列信号发生器 清 零 法 18 （四）组成序列信号发生器 置 数 法 18 （四）组成序列信号发生器 例5-22 已知逻辑电路如图所示。要求： （1）写出时序部分的状态转换图。 （2）写出Z的真值表。 （3）画出输出Z的波形（Q端波形可以不画）。 （4）说明电路功能。 18 （四）组成序列信号发生器 解： Z 产生序列长度为10的序列1100101001。 18 顺序脉冲发生器又称脉冲分配器、节拍脉冲发生器，是指能按一定时间、一定顺序轮流输出脉冲波形的电路，一般由计数器（包括移位寄存器型计数器）和译码器组成。如图所示为8位脉冲发生器。 （五）组成顺序脉冲发生器 18 （五）组成顺序脉冲发生器 0 0 0 0 0 0 0 0 第六节 数码寄存器与移位寄存器 寄存器是计算机的主要部件之一，用来暂时存放数据或指令。 寄存器是由触发器组合而成的。 寄存器按功能划分为基本寄存器和移位寄存器。基本寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可以并入并出、并入串出、串入串出和串入并出等。 寄存器应用广泛，特别是移位寄存器，不仅可以将串行数码转换为并行数码，或将并行数码转换为串行数码，还可以构成移位寄存器型计数器和顺序脉冲发生器等电路。 18 一、数码寄存器 （一）单拍工作方式数码寄存器 数码寄存器—存储二进制数码的时序电路组件，具有接收和寄存二进制数码的逻辑功能。 18 （二）双拍工作方式数码寄存器 一、数码寄存器 3、CR=1、CP上升沿以外的时间，寄存器保持。 18 1、异步清零 ：CR=0时， 2、送数 ：CR=1，CP↑时， （三）四位集成寄存器74Xl75 一、数码寄存器 74X175的功能表 18 二、移位寄存器 所谓 “移位”，就是将寄存器所存各位 数据，在每个移位脉冲（CP）的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种： 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 18 根据移位数据的输入－输出方式 , 可分为四种电路结构： 串入－串出，串入－并出，并入－串出，并入 – 并出。 FF FF FF FF 串入－串出 入 出 FF FF FF FF 串入－并出 入 出 FF FF FF FF 并入－串出 出 FF FF FF FF 并入－并出 出 18 二、移位寄存器 4位右移寄存器 Q0n+1 = DI Q1n+1 = Q0n Q2n+1 = Q1n