altium高级规则设置解析.ppt

无锡同步电子有限公司 无锡同步电子有限公司 无锡同步电子有限公司 主要规则 Clearance设置 Width设置 Routing Vias Style设置 Differential Pairs Routing设置 Plane设置 Length_class_设置 Acute Angle设置 Clearance设置 Clearance_poly Clearance_room_Bga_08mm Clearance_room_Bga_1mm Clearance_cf_via Clearance_cf_pad Clearance_via_all Clearance_pad_all Clearance_cf90_1 Clearance_cf90_2 Clearance_cf100_1 Clearance_cf100_2 Clearance_All Clearance_poly 更改铺铜间距设置（默认20mil） Clearance_room_Bga_08mm 更改安全间距设置（默认4mil，可根据实际情况进行更改） 更改或添加Room名称 Clearance_room_Bga_1mm 更改安全间距设置（默认为4mil，可根据实际情况进行更改） 更改或添加Room名称 Clearance_via_all 过孔安全间距设置（默认7mil） Clearance_pad_all 焊盘安全间距设置（默认7mil） Clearance_cf90_1 控制90欧姆差分线推挤间距，避免单线推挤时间距发生变化 更改层名和间距（根据阻抗结构图） Clearance_cf90_2 控制差分推挤间距，避免单线推挤时间距发生变化(其余查分同理设置) 更改层名和间距（根据阻抗结构图） 差分信号设置 在右侧编辑器第一个下 拉选项中选择 Differential Pairs editor 点击右下脚的 Create from nets （从网络 创建）如图： 差分对添加 在差分后缀中分别键入N or P，点击execute（执行); 在差分后缀一般有“N/P”“+/- ”“H/L” 确定所有差分后缀的差分添加完毕 建立差分组 Design/classes/differential pair classes/ 根据差分特性阻抗的不同可 将差分对分组，一般我们可 分为cf100,cf90，每组对应相应 的差分对。 Clearance_All 全局安全间距设置（默认为7mil） 说明：Clearance_via_all和Clearance_pad_all两条规则激活后，本规则实际是线到线的安全间距规则 Clearance设置优先权 优先权默认为如图所示，不要随意改动 需要设置的规则打勾激活 Width设置 Width_room_Bga_08mm Width_room_Bga_1mm Width_class_clk Width_class_vccgnd Width_diffPairs_cf90 Width_diffPairs_cf100 Width_signal_50,65,75 Width_all Width_room_Bga_08mm 更改线宽设置（默认全部最大最小5mil） 更改或添加Room名称 Width_room_Bga_1mm 更改线宽设置（默认最大最小7mil） 更改或添加Room名称 Width_class_clk 更改特殊信号（时钟）线宽设置（默认最大最小12mil） 更改或添加Net class名称：clk Width_class_vccgnd 更改电地线宽设置（默认最小10mil） 更改或添加Net class名称：vccgnd Width_diffPairs_cf90 更改90欧差分对应每层线宽（根据阻抗结构图）最大最小值一致 Width_diffPairs_cf100 更改100欧差分对应每层线宽（根据阻抗结构图）最大最小值一致 Width_signal_50,65,75 对于有多种单线阻抗的。新建相应的class,分别命名为“signal_50”“signal_65”，“signal_75” 根据结构图可更改不同层的线宽 Width_all 更改全局线宽（默认最小7mil，最大100mil） Width优先权 可更改优先权（电地优先权最高，其它情况下线宽要求由细变宽，规则优先级由高到低, ） 需要设置的规则打勾激活 RoutingVias Style设置 RoutingVias_room_Bga_08mm RoutingVias_room_Bga_1mm RoutingVias_all RoutingVias_room_Bga_08mm 更改过孔设置（默认为0.2/0.45mm） 更改或添加Room名称