- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电填空题知识点总结
1、逻辑代数有 与 、 或 和 非 三种基本运算。
2、四个逻辑相邻的最小项合并,可以消去__2________个因子;__2n _______个逻辑相邻的最小项合并,可以消去n个因子。
3、 逻辑代数的三条重要规则是指 反演规则 、 代入规则 和对偶规则。
4、 n个变量的全部最小项相或值为 1 。
6、 在真值表、表达式和逻辑图三种表示方法中,形式唯一的是 真值表 。
8、 真值表 是一种以表格描述逻辑函数的方法。
9、 与最小项相邻的最小项有 AB’C’ , ABC , A’BC’ 。
10、 一个逻辑函数,如果有个变量,则有 2n 个最小项。
11、 n个变量的卡诺图是由 2n 个小方格构成的。
13、 描述逻辑函数常有的方法是 真值表 、 逻辑函数式 和 逻辑图 三种。
14、 相同变量构成的两个不同最小项相与结果为 0 。
15、任意一个最小项,其相应变量有且只有一种取值使这个最小项的值为 1 。
1.在数字电路中,三极管主要工作在 和 两种稳定状态。
饱和、截止
2.二极管电路中,电平接近于零时称为 ,电平接近于VCC是称为 。
低电平、高电平
3.TTL集成电路中,多发射极晶体管完成 逻辑功能。
与运算
4.TTL与非门输出高电平的典型值为 ,输出低电平的典型值为 。
3.6V、0.2V
5.与一般门电路相比,三态门电路中除了数据的输入输出端外,还增加了一个片选信号端,这个对芯片具有控制作用的端也常称为 。
使能端
6.或非门电路输入都为逻辑1时,输出为逻辑 。
0
7.电路如图所示,其输出端F的逻辑状态为 。
1
8.与门的多余输出端可 ,或门的多余输出端可 。
与有用输入端并联或接高电平、与有用输入端并联或接低电平
10.正逻辑的或非门电路等效于负逻辑的 与非门 电路。
与非门
11.三态门主要用于总线传输,既可用于 单向传输 ,也可用于 双向传输 。
单向传送、双向传送
12.为保证TTL与非门输出高电平,输入电压必须是 低电平 ,规定其的最大值称为 开门电平 。
低电平、开门电平
13.三态门中,除了高低电平两种状态外,还有第三种状态,这第三种状态称为 高阻态 。
高阻态
14. 作为逻辑取值的0和1,并不表示数值的大小,而是表示逻辑电路电平 高 与 低 两个状态。
高、低
15.数字电路中的逻辑状态是由高、低电平来表示的。正逻辑规定用高电平表示逻辑 1 ,用低电平1.消除或减弱组合电路中的竞争冒险,常用的方法是发现并消掉互补变量,增加__________,并在输出端并联 。冗余项、 滤波电容
2.要扩展得到1个16-4线编码器,需要 片74LS148。2
3.在组合逻辑电路中,当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时,会有时间先后,这一现象称为_________,由此而产生输出干扰脉冲的现象称为 。
竞争、冒险
4.所谓组合逻辑电路是指:在任何时刻,逻辑电路的输出状态只取决于电路各 的组合,而与电路的 无关。输入状态、原来的状态
5.组合逻辑电路由逻辑门电路组成,不包含任何 ,没有 能力。
记忆元件、记忆
6.常见的中规模组合逻辑器件有 和 等。
编码器、译码器、数据选择器、数值比较器、加法器任选二个。
7.加法器是一种最基本的算术运算电路,其中的半加器是只考虑本位两个二进制数进行相加不考虑 的加法器。低位向本位的进位
8.全半加器既要考虑本位两个二进制数进行相加,还要考虑 的加法器。
低位向本位的进位
9.用全加器组成多位二进制数加法器时,加法器的进位方式通常有、 、 2种。 串行进位、并行进位
10.基本译码器电
您可能关注的文档
最近下载
- 探询神奇的化学世界.ppt VIP
- 2025年新教材道德与法治三年级上册第三单元《在集体中长大》教案设计.docx VIP
- 实验室安全化学试剂与实验室消防知识培训课件.pptx VIP
- 2025 ACCAHA急性冠脉综合征(ACS)指南解读PPT课件.pptx VIP
- 延迟退休政策深度解析.pptx VIP
- 桂13J603 住宅厨卫组合八字型变压式耐火排气道.docx VIP
- 2025年学校校长公开选拔笔试试题及参考答案校长招聘考试笔试真题.docx VIP
- 《中国旅游文化》 课件 第七单元中国古代艺术文化.ppt VIP
- 《美国文学》教学课件Emily Dickinson (1830—1886).ppt VIP
- 规范《GB11085-1989-散装液态石油产品损耗》.pdf VIP
文档评论(0)