CH存储器系统资料.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * 存储器芯片的存储容量是有限的，所以存储器系统基本上都是由多片组成。 从CPU的角度看，存储单元地址一般由两部分组成：一是每个芯片内单元地址的选择；一是存储芯片的选择； 片内单元地址的选择： CPU的低地址总线与存储器相应的地址信号线一一直接相连； 存储芯片的选择： 由CPU的高位地址总线和控制信号译码产生； * * * * * * * 2：4译码器可以控制------ 3：8译码器可以控制------ 4：16译码器可以控制----- * * * * * 片选信号：由地址译码器的输出和一些控制信号来形成。只有当片选信号有效时，该片的地址及其它信号才有效。 如27系列的芯片：2716、2732、2764等。 * * * * * * * * * * * * * * * * Cache的分级体系结构 一级Cache：容量一般为8KB---64KB 一级Cache集成在CPU片内。L1 Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。 二级Cache：容量一般为128KB---2MB 在PentiumⅡ之后的微处理器芯片上都配置了二级Cache，其工作频率与CPU内核的频率相同。 * Cache的分级体系结构 系统中的二级Cache CPU L1 Cache L2 Cache 速度和存储容量兼备 提高存取速度 主 存 提供存储容量 * IBM PC/XT存储器的空间分配 00000H 9FFFFH BFFFFH FFFFFH RAM区 640KB 保留区 128KB ROM区 256KB 存储器管理 IBM-PC/XT 微机中内存 空间分配 1.RAM区 2.保留区 3.ROM区 00000H 003FFH 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H FFFFFH 128K保留给显示卡 192K控制R0M，保留给 硬盘适配器、显示适配器 BIOS、BASIC使用 中断向量表 ROM区 * 本章主要应掌握的知识点 译码电路设计 半导体存储器系统设计 SRAM存储器系统设计 EPROM和EEPROM与系统的连接及其读操作或读、写操作。 * 第5章应注意的几点 基本概念： 不同半导体存储器的特点及应用场合 Cache的基本概念 系统设计： 存储器芯片与系统的连接 译码电路及其他控制信号 存储器扩展技术 能够设计出所需要的内存储器 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * * * * * * * * * * * * * * * * * * * * * CPU的地址总线反映了CPU的寻址能力，表明它能直接寻址的存储单元的个数。 存储器的地址信号线反映了存储器的存储容量，表明它具有多少个存储单元。 * * 1. 存储器扩展 用多片存储芯片构成一个需要的内存空间； 各存储器芯片在整个内存中占据不同的地址范围； 任一时刻仅有一片（或一组）被选中。 存储器芯片的存储容量等于： 单元数×每单元的位数 字节数 字长 扩展单元 扩展字长 * 2. 存储器扩展方法 位扩展 字扩展 字位扩展 扩展字长 扩展单元数 既扩展字长也扩展单元数 * 位扩展 构成内存的存储器芯片的字长小于内存单元 的字长时——需进行位扩展。 位扩展：每单元字长的扩展。 * 位扩展例 用8片2164A芯片构成64KB存储器。 LS158 A0~A7 A8~A15 2164A 2164A 2164A DB AB D0 D1 D7 0000H FFFFH .… * 位扩展方法： 将每片的地址线、控制线并联，数据线分 别引出。 位扩展特点： 存储器的单元数不变，位数增加。 * 字扩展 地址空间的扩展 芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。 * A0～A10 DB AB D0～D7 A0~A10 R/W CS 2K×8 D0～D7 A0～A10 2K×8 D0～D7 D0～D7 A0~A10 CS 译码器 Y0 Y1 高位地址 R/W 字扩展示意图 * 字扩展例 用两片64K×