数字系统EDA技术_4_1要点解析.pptVIP

7、设置器件管脚属性 Assignments?Device…选择待下载的器件（若在创建项目向导中未选择，此时需要设置） 选择器件管脚属性 依据设计要求选择相应的设计选项进行设置 7、设置器件管脚属性 Notes: Configuration:选择FPGA的配置模式，若直接下载至FPGA内，不用设置。 Voltage：选择默认的IO口输出电压标准。 UnUsed Pins：选择未使用的保留IO口的设置，一般选择作为三态输入类型。 Programming Files：选择产生一些特殊的编程文件。其中pof和sof编程文件，Quartus总是会产生。 进行管脚分配：Assignments?Pin planner 在完成管脚分配或增加其它约束条件后一定要重新综合一次。 7、设置器件管脚属性 管脚分配需要根据开发板实际的管脚使用情况进行分配 8、下载文件 Tools?Programmer… 下载基本步骤：接通目标板的电源、选择下载电缆、选择下载方式、选择下载文件、下载 实验中，下载电缆选择USB-Blaster，下载模式选择JTAG、下载文件名的后缀为.sof。 选择下载电缆：USB-Blaster 选择下载文件 选择下载模式：JTAG 开始下载按钮 选择下载电缆，在Hardware Settings一栏内选择Add Hardware…后，再选择USB-Blaster 8、下载电缆选择 9、Quartus其它功能介绍 将当前设计文件生成一个symbol，该symbol作为低层元件在图形输入法中被调用 选择该功能可生成对应的symbol 选择Tools?Netlist Viewers?RTL Viewer查看综合器生成的RTL级电路图 9、Quartus其它功能介绍 使用Tools?MegaWizard Plug-In manager输出Altera公司提供的一些元件库，其中也包括Nios ‖ 嵌入式软核 9、Quartus其它功能介绍 库列表 选择器件 选择最后输出的文件类型 选择输出文件名及存放路径 ROM文件存储值的订制 选择Files?New?Memory Files?Hexadecimal File后直接进行编辑 9、Quartus其它功能介绍 SignalTAP II logic Analyzer： Quartus Ⅱ的嵌入式逻辑分析仪SignalTapⅡ是一种高效的硬件测试手段，它可以随设计文件一并下载到目标芯片中，捕捉目标芯片内部系统信号节点处的信息或总线上的数据流，而又不影响原硬件系统的正常工作。在实际监测中，SignalTapⅡ将测得的样本信号暂存于目标芯片的嵌入式RAM中，然后通过器件的JTAG端口将采到的信息传出，送到计算机进行显示和分析。 说明：嵌入式逻辑分析仪SignalTapⅡ的使用需要目标芯片中的嵌入式RAM支持，如没有嵌入式RAM 则不能使用SignalTapⅡ。 9、Quartus其它功能介绍 9、Quartus其它功能介绍 10、总结 设计基本流程： 创建项目 ?设计输入 ?综合 ?仿真 ?增加约束条件（如管脚分配） ?综合 ?仿真 ?编程下载 Test bench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是test bench的含义。 * 第四章 实验开发平台及工具 软件介绍 之 Quartus II、ModelSim使用入门 1、为项目建立一个文件夹 目录名必须符合VHDL语言的标识符要求 2、为你的设计创建一个项目 2、为你的设计创建一个项目 项目所在的文件夹名 顶层项目名 顶层文件名 选择设计文件，若无文件可直接进入下一步操作 2、为你的设计创建一个项目 选择项目的设计文件 设计文件可以是VHDL文件（.vhd）、Verilog HDL文件（.v)、图形输入法文件(.gdf)、其它综合器综合的中间文件(.edf)等。 选择器件（该步骤可直接跳过，设计过程中亦可进行设置） DE2-115开发板所