阎石数字电子技术基础第4章山东大学摘要.pptVIP

第四章 组合逻辑电路 四、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; n位二进制译码器给出n变量的全部最小项; 由于组合逻辑函数可以写成最小项之和的形式。因此，将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数。 当译码器的输出为高电平有效时，译码器的每个输出对应一个最小项，因此用译码器和或门实现函数。 当译码器的输出为低电平有效时，译码器的每个输出对应一个最小项的非，因此用译码器和与非门实现函数。 2. 举例 例：利用3线—8线译码器74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 解：将函数表达式写成最小项之和的形式： 转换成与非—与非表达式形式 画出逻辑图 思考：用3线—8线译码器74HC138如何实现2变量的函数？ 4.3.3 数据选择器 在数字传输过程中，需要从一组数据中选出某一个时，要用到数据选择器，也称为多路开关。 根据地址选择码从多路输入数据中选择一路，送到输出。 常用的数据选择器有：2选1、4选1、8选1、16选1 每种数据选择器各需要几个地址信号？ 一、工作原理 双4选1数据选择器74HC153 数据输入端 输出端 地址代码输入端 控制端 时，如A1A0=01时： 由于A0=1,则TG2、TG4通 由于A1=0，则TG5通 因此Y1=D11 可得功能表： D13 1 1 0 D12 0 1 0 D11 1 0 0 D10 0 0 0 0 X X 1 Y1 A0 A1 D13 1 1 0 D12 0 1 0 D11 1 0 0 D10 0 0 0 0 X X 1 Y1 A0 A1 时数据选择器工作， 时数据选择器被禁止工作。 输出逻辑表达式可写成： 思考：写出8选1数据选择器的表达式？ 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 思考1：用一片4选1和4片8选1数据选择器 构成32选1数据选择器 思考2：用一片2线-4线译码器和4片8选1数据选择器 构成32选1数据选择器 二、用数据选择器设计组合电路 1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数 [例] 用4选1数据选择器实现交通信号灯监视电路 选择 则 [例] 用8选1数据选择器产生三变量逻辑函数 解： 8选1数据选择器逻辑函数式为： 74HC153 C A B Z 0 1 用双4选1数据选择器74HC153实现上例 思考：用8选1数据选择器实现函数 思考：用4选1数据选择器实现函数 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 CO S B A 输 出 输 入 4.3.4 加法器 2. 全加器：将两个1位二进制数及来自低位的进位相加 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 CO S CI B A 输 出 输 入 采用圈0的方法得到与或非的形式 思考：圈1得到的表达式是什么？ 双全加器74LS183的1/2逻辑图、逻辑符号 二、多位加法器 1、串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器 基本原理：加到第i位的进位输入信号是两个加数第i位以前各位的函数，可在相加前由A,B两数确定。 优点：快，每1位的和及最后的进位基本同时产生。 缺点：电路复杂。 4位超前进位加法器74LS283 三、用加法器设计组合电路 基本原理：若要产生的逻辑函数能变换成输入变量与输入变量相加或者输入变量与常量相加，这时用加法器来设计这个组合逻辑电路往往会非常简单。 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 Y0 Y1 Y2 Y3 A B C D 输 出 输 入 例：将8421BCD码转换为余3码 4.3.5 数值比较器 用来比较两个二进制数的数值大小 一、1位数值比较器 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0