多路抢答器2要点详解.pptVIP

第二讲 多种设计方案介绍 一、设计任务及要求 （1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 （2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。 （3）抢答器具有锁存与显示功能，即选手按动按钮，锁存相应的编号，并在LED数码管上显示。同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 （4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。 （5） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 （6） 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 二、设计电路及工作原理 1、电路框图 * * 电子技术应用与产品制作 张伟敏 2011.2.16 （实验三）多路数字显示抢答器的设计 图1 工作原理为：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。  (1) 抢答器主体电路 图2 电路选用优先编码器 74LS148 和锁存器74LS279来完成， 该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于“清除”端时，RS触发器的R端均为０,４个触发器输出置０，使74LS148的 ＝０，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，Q=1(CRT=1),74LS48处于工作状态，４Q３Q２Q=101,经译码显示为“５”。此外，Q＝１，使74LS148优先编码工作标志端(5脚) ＝１，处于禁止状态，封锁其他按键的输入。当按键松开再按下时，74LS148的 =1，则仍有：Q＝１，使 ＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置“清除”然后再进行下一轮抢答。74LS148为８线－３线优先编码器，表1为其功能表。 表一 74LS148功能表 （2）定时电路 图3 由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3所示。表2为74LS192的真值表。 减计数 × × × × ↓ 1 1 0 加计数 × × × × 1 ↓ 1 0 a b c d a b c d × × 0 0 0 0 0 0 × × × × × × × 1 Q0 Q1 Q2 Q3 D0 D1 D2 D3 CPD CPU CR 输出 输入 表2 74LS192功能表 原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。 （3）控制电路 控制电路包括时序和报警两个电路。由555 芯片构成多谐振荡电路 ,555 的输出信号再经三极管放大 ,从而推动扬声器发声。控制电路需具有以下几个功能。 主持人闭合开关扬声器发声 ,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,扬声器发声 ,抢答电路和计时电路停止工作;抢答时间到 ,无人抢答 ,扬声器发声 ,