教学软件的使用(QuartusII)教程解析.ppt

早期的可编程只读存储器PROM和可编程逻辑阵列（Programmable Logic Array，PLA） AMD公司推出可编程阵列逻辑（Programmable Array Logic，PAL） Lattice公司发明可电擦写的通用阵列逻辑（Generic Array Logic，GAL） Xilinx公司推出的现场可编程门阵列（Field Programmable Gate Array，FPGA），同一时期，Altera公司推出可擦除、可编程逻辑器件（Erasable Programmable Logic Device，EPLD） Lattice公司推出复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD） * 1）结构 FPGA器件在结构上，由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块来实现一定的逻辑功能，CPLD是将多个可编程阵列逻辑（PAL）器件集成到一个芯片，具有类似PAL的结构。 2）集成度 FPGA可以达到比CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。 3）适合结构 FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。 4）编程 CPLD通过修改具有固定内联电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程，在编程上FPGA比CPLD具有更大的灵活性。 5）功耗 一般情况下，CPLD的功耗比FPGA大，且集成度越高越明显。 6）运行速度 一般情况下，CPLD的运行速度优于FPGA。由于FPGA是门级编程，且CLB之间是采用分布式互连，而CPLD是逻辑块编程，且其逻辑块互连是集总式的。同时由于CPLD有专用连线连接每个宏单元信号到每个宏单元的延时相同并且延时最短。因此CPLD比FPGA有较快的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。 7）编程方式 目前的CPLD主要是基于EEPROM和FLASH存储器编程，编程次数可以达到上万次。优点是在系统断电后，编程信息不丢失。FPGA大部分是基于SRAM编程，可进行任意次数编程，并且可在工作中进行快速编程，但其缺点是编程数据信息在系统断电时易丢失，每次上电时，需从外部存储器中将编程数据写入SRAM中。 8）使用方便性 CPLD比FPGA使用方便。CPLD的编程，无需外部存储器芯片，使用简单、保密性好。而FPGA的编程信息需存放在外部存储器上，使用方法复杂、保密性差。 * * * * * * * * * * * * * * Compilation Speed : Reduce compilation time, may also reduce performance * Compilation Speed : Reduce compilation time, may also reduce performance * Compilation Speed : Reduce compilation time, may also reduce performance * * * * * * * * * * * * * Physical Synthesis Re-Synthesis Based on Fitter Output Makes Incremental Changes that Improve Results for a Given Placement in Altera Device Compensates for Routing Delays from Fitter Routing Delays Large Part of Typical Critical Path Delay Types Combinational Logic Registers Register Duplication Register Retiming Enabling Physical Synthesis Created/Modified Nodes Noted in Compilation Report Start Compilation Perform Full Compilation Start Analysis Elaboration Check Syntax Build Database Only Start Analysis Synthesis Synthesize Code Estimate Timing Start F