EDA第四章QuartusIIModelSim….pptVIP

* 5、 使用7段显示管 ? 系统提供8个7段显示管 ? FPGA通过引脚高低电位控制LED灯，高电位：关，低电位：开 * * 6、 使用时钟 ? 系统提供1个50Mhz的物理时钟 ? 该物理时钟通过时钟缓存分作三组连接到FPGA的芯片中 ? 系统支持外来时钟输入： SMA_CLKIN，也支持系统时钟输出： SMA_CLKOUT * 7、 使用LCD显示屏 ? LCD主控芯片为HD44780，详细介绍见DE2_115_datasheets\LCD ? 支持字符显示 注： LCD_BLON目前用户不可用 Quartus Ⅱ是一个完全集成化的PLD设计工具，同时还支持SOPC设计开发。 Test bench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是test bench的含义。 * Test bench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是test bench的含义。 * 开发软件光盘包括：Altera’s Quartus? II Web Editionand the Nios? II Embedded Design Suit Evaluation Edition software. 实验箱资料光盘包括：the DE2-115 documentation and supporting materials, including the User Manual, the Control Panel, System Builder and Altera Monitor Program utility, reference designs and demonstrations, device datasheets, tutorials, and a set of laboratory exercises. * * * * * * * * * * * * * * * * 总线收发器（bus transceiver），典型的CMOS型三态缓冲门电路。由于单片机或CPU的数据/地址/控制总线端口都有一定的负载能力，如果负载超过其负载能力，一般应加驱动器。，74hc245是方向可控的八路缓冲器，主要用于实现数据总线的双向异步通信。为了保护脆弱的主控芯片，通常在主控芯片的并行接口与外部受控设备的并行接口间添加缓冲器。当主控芯片与受控设备之间需要实现双向异步通信时，自然就得选用双向的八路缓冲器了，245就是面向这种需求的。常见于同并口液晶屏、并口打印机、并口传感器或通讯模块等设备的接口上。 * * * * * * * * 4、仿真--增加要观测的Messages 设定输入信号量 Freeze的赋值强度最强，Drive次之，Deposit最弱。 ModelSim是一个严格的HDL仿真器，对于寄存器不指定默 认值，在信号的初始化时要对寄存器赋值，这时不可赋予?Freeze,那样的话，寄存器的值就不能被其他信号驱动而 改变，一般要用Deposit赋值。同样，inout等类型信号一 般情况下也不能用Freeze赋值。 force -drive sim:/cntex/nrst 1 50ns 4、运行仿真，查看仿真结果 每次运行仿真的时间 运行 通过放大缩小调整视窗显示大小 可改变数组显示 5、增加约束条件--设置器件管脚属性等 Assignments?Device…选择待下载的器件（若在创建项目向导中未选择，此时需要设置） 进行管脚分配：Assignments?Pin planner 在完成管脚分配或增加其它约束条件后一定要重新综合一次。 管脚分配需要根据开发板实际的管脚使用情况进行分配 5、增加约束条件--设置器件管脚属性等 5、DE2-115开发板管脚分配方法2 将工程中所有的输入输出信号定义成与DE2-115开发板的引脚配置文件中的信号名字相同； 再通过将引脚配置文件DE2_115_pin_assignments.csv导入工程的方式自动配置各信号引脚编号，而不必一个一个的指定信号的引脚编号。 导入引脚配置文件： 选择Assignments-Import Assignments-选择文件“DE2_115_pin_assignments.csv”- OK 6、编程下载 Tools?Programme