EDA_1教案解析.pptVIP

查找表的基本原理 N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式。 CPLD与FPGA的区别 FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM 中。CPLD 器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。 FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。 FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。 PLD器件的分类－－按结构特点 基于与或阵列结构的器件－－阵列型 ? PROM，EEPROM，PAL，GAL，CPLD ? CPLD的代表芯片如：Altera的MAX系列 基于门阵列结构的器件－－单元型 FPGA PLD器件的分类－－按编程工艺 熔丝或反熔丝编程器件－－Actel的FPGA器件 ? 体积小，集成度高，速度高，易加密，抗干扰，耐高温 ? 只能一次编程，在设计初期阶段不灵活 SRAM－－大多数公司的FPGA器件 ? 可反复编程，实现系统功能的动态重构 ? 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM－－大多数CPLD器件 ? 可反复编程 ? 不用每次上电重新下载，但相对速度慢，功耗较大 PLD的逻辑符号表示方法 F=A+B+C A B C 3 输入缓冲器 2 或门 4 输出三态缓冲 一、连接方式： 二、基本门的PLD表示 1 与门： 简单PLD的基本结构 1、可编程只读存储器PROM 由于与阵列采用全译码器，阵列规模按2n增长，当输入的数目太大时，器件功耗增加，而巨大的阵列开关时间也会导致其速度减缓。 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM 用PROM实现组合逻辑电路功能 实现的函数为： 固定连接点 （与） 编程连接点 （或） 2、可编程逻辑阵列PLA 当与阵列和或阵列都可编程时，称为PLA（图2－3），由于与阵列可编程，使得PROM中由于输入增加而导致规模增加的问题不复存在，有效地提高了芯片的利用率。但其慢速和相对高的价格妨碍了其广泛应用。 3、可编程阵列逻辑PAL 当或阵列固定，与阵列可编程时，称为PAL（图2－4），与阵列的可编程性使输入项可以增多，而固定的或阵列使器件得到简化。这种结构中，每个输出是若干项乘积之和，其中乘积项的数目是固定的。PAL的这种结构对大多数逻辑函数是有效的，因为大多数逻辑函数都可以方便地化简为若干个乘积项之和，即与或表达式，同时这种结构也提供了较高的性能和速度，所以一度成为PLD发展史上的主流。 PAL的第二代产品GAL，吸收了先进的辅浮栅技术，并与CMOS的静态RAM结合，形成了EEPROM技术，从而使GAL具有了电可擦写、可重复编程、可设置加密的功能。GAL的输出可由用户来定义，它的每个输出端都集成着一个可编程的逻辑宏单元OLMC（Output Logic Marco Cell）。如图2－5中，GAL16V8的逻辑框图中，在12～19号管脚内就各有一个OLMC。 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。 85年Lattice公司首次采用EEPROM技术 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态 控制 可编程 与阵列 固定或 阵列 GAL结构 output logic macrocell（OLMC ） 即逻辑输出宏，是GAL中的输出单元，可编程实现多种类型的输出结构。 三态数据选择 反馈信号选择 乘积项数据选择 输出数据选择 每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 OLMC中的四个多路选择器分别是输出数据选择器OMUX、乘积项数据选择器PTMUX、三态数据选择器TSMUX和反馈数据选择器FMUX，它们在控制信号AC（