演化硬件的的研究简述.pptVIP

演化硬件研究简述 内容简介 引言 国内外研究状况 基本原理 实现思路 主流算法 初步设计思路 应用前景与发展趋势 引言 演化硬件（Evolvable Hardware），简称EHW或E-Hard。它是一种硬件电路（现在是一种大规模集成电路），其能够像生物一样根据环境的变化而改变自身的结构以适应其生存环境，具有自组织、自适应、自修复功能。演化硬件这一概念是在1992年由日本Hugo de Garis和瑞士联邦工学院同时正式提出，从而初步实现了早在20世纪50年代计算机之父John Von Neumann所提出的关于研制具有自繁殖与自修复能力的机器的设想。 通常用下面的公式来定义演化硬件： EHW=EAs+PLDs 即，演化硬件=演化算法+可编程逻辑器件。 演化计算为演化硬件提供了理论和方法学基础； 可编程逻辑器件（Programmable Logic Device）为演化硬件提供了物质基础。 由于演化过程具有随机性，进化次数较多，从而要求相应的器件也要能够被反复配置，因此可以现场可编程门阵列（Field Programmable Gate Array）也就成为当前比较理想的实现器件，目前FPGA器件为大多数的演化硬件所采用。 国内外研究状况 目前在国际上比较活跃的研究机构和人员： NASA JPL(Jet Propulsion Laboratory)的A.Stoiea所领导的演化系统研究组 “遗传规划之父”John R. Koza教授所在的美国斯坦福大学的电工系信息系统实验室 英国Adrian Thompson博士所在的苏塞克斯大学的认知学研究中心 “演化硬件之父”Hugo de GARIS教授所在的美国犹他州大学计算机系 日本Tetsuya Higuchi博士领导的演化系统实验室 NASA JPL主要讨论EHW在长期太空探索任务中使用的重要性和可能性，开发FPTA平台在电路演化设计中的应用潜力，并从事晶体管级多态门的研究。 Thompson等人利用XC6200系列FPGA等硬件完成的频率鉴别器能够区分1KHz和10Khz两种频率的电路，与常规设计相比，具有更好的输出质量和更为紧凑的电路结构。 Higuchi等人提出并采用了功能级演化的方法，显著地降低运算量、提高了演化速度，并且实现更强的功能。所设计的功能级FPGA芯片以可编程浮点处理单元(Float Processing Unit FPU)阵列为核心，通过有损图像压缩、自适应均衡等实验充分展现出其性能，并证明了功能级演化的有效性。 Sekanina等人提出VRC(Virtual Reconfigurable Circuits)演化加速电路，并将其应用与数字图像处理领域。 Tufte等人研究了基于遗传算法硬件实现的全硬件演化和自适应数字滤波器、基于最小项表达式的染色体编码方法和基于可编程函数的实现方法等。 Trefzer等人对多输出电路的硬件演化和内部演化硬件的分解演化的研究。 Torresen等人借鉴常用的“分解法(Divide-and-Conquer)”，将电路划分成多个较小的子电路分别予以演化。 Kalganova等提出双向增量式演化方法(Bidirectional Increment Evolution)，能够自动的将复杂任务分解成多个子任务。 Vassilev等将数据选择器之类的“积木块(Building Block)”作为基本单元，由程序根据设计目标自动的组装构成电路。 Jewajinda等对CCGA（Cellular Compact Genetic Algorithm）算法进行了FPGA的实现。 现今国外对于演化硬件的研究趋势主要集中在EHW的实际应用，及其实时性的提高，特别是在片演化的实现（SOC，System On Chip）。 国内关于EHW的研究起步较晚，研究内容主要集中于算法的改进以及采用基于模型的软件仿真，但是也有越来越多的研究者开始利用更符合演化硬件研究发展趋势的演化技术或者自行研究适合演化的硬件平台。 武汉大学康立山教授、李元香教授等人较早开始EHW原理和技术研究，在GAL型门级、函数级数字电路的函数型编码方案、外部演化方法等方面做了深入研究，并将其应用于图像加密领域。 西安电子科技大学赵曙光研究了基于函数变换的最小项编码方案等。 中国科学技术大学的王煦法教授等人在基于的无损图像压缩，硬件演化算法模型和硬件电路的演化冗余，胚胎电