计算机组成原理chp2解析.pptVIP

* * n位行波进位加法器 图2-3行波进位的补码加法/加法器 上图示出了补码运算的二进制加法／减法器逻辑结构图.由图看到，n个1位的全加器（FA）可级联成一个n位的行波进位加法器.M为方式控制输入线，当M=0时，做加法（A＋B）运算；当M=l时，做减法（A-B）运算，在后一种情况下， A-B运算转化成[A] 补+[-B] 补运算，求补过程由B求反＋1来实现.因此图中是右边的全加器的起始进位输入端被连接到功能方式线M上，做减法时M=l，相当于在加法器的最低位上加1.另外图中左边还表示出单符号位法的溢出检测逻辑:当Cn=Cn-1时，运算无溢出;而当Cn≠Cn-1时，运算有溢出，经异或门产生溢出信号. 对一位全加器(FA)来说,Si的时间延迟为6T(每级异或门延迟3T),Ci＋1的时间延迟为5T,其中T被定义为相应于单级逻辑电路的单位门延迟。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位 。 现在我们计算一个n位的行波进位加法器的时间延迟。假如采用图2.2所示的一位全加器并考虑溢出检测,那么n位行波进位加法器的延迟时间ta为 ta＝n·2T＋9T　 9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间,2T为每级进位键的延迟时间。 　　　　　　　　　　　????????? 　 　ta意味着加法器的输入端输入加数和被加数后,在最坏情况下加法器输出端得到稳定的求和输出所需的最长时间。显然这个时间越小越好。注意,加数、被加数、进位与和数都是用电平来表示的,因此,所谓稳定的求和输出,就是指稳定的电平输出。 * * * * * * * * * * * * * * * * * 原码、反码、补码表示分别示于下图。与原码、反码不同,在补码表示中“0”只有一种形式,且用补码表示负数时范围可到－2n 。 * * 二进制真值ｘ及其诸码值列于下表,其中0在[ｘ]原，[ｘ]反中有两种表示。由表中数据可知,补码值与移码值差别仅在于符号位不同。 * * E=e+128 * * * * * * * * 2.2 定点加法、减法运算 负数用补码表示后，可以和正数一样来处理。这样,运算器里只需要一个加法器就可以了,不必为了负数的加法运算,再配一个减法器。 * * 2.2.1补码加法 补码加法的公式是 [ｘ]补＋[ｙ]补＝[ｘ＋ｙ]补 (mod 2) * * [ｘ]补＋[ｙ]补＝[ｘ＋ｙ]补证明 假设采用定点小数表示，有︱ｘ︱﹤1, ︱ｙ︱﹤1, ︱ｘ＋ｙ︱﹤1 现分四种情况来证明 (1)ｘ﹥0,ｙ﹥0,则ｘ＋ｙ﹥0 [ｘ]补=x, [ｙ]补=y, [ｘ＋ｙ]补=x+y 所以等式成立. (2)ｘ﹥0,ｙ﹤0,则ｘ＋ｙ0或ｘ＋ｙ0 [ｘ]补=x, [ｙ]补=2+y, [ｘ]补＋[ｙ]补=x+ 2+y 当ｘ＋ｙ0时,2 ＋ (ｘ＋ｙ) 2,进位2必丢失,又因(ｘ＋ｙ)0， 故　[ｘ]补＋[ｙ]补＝ｘ＋ｙ＝[ｘ＋ｙ]补　　　 当ｘ＋ｙ0时,2 ＋ (ｘ＋ｙ) 2,又因(ｘ＋ｙ)0， 故　[ｘ]补＋[ｙ]补＝2＋(ｘ＋ｙ)＝[ｘ＋ｙ]补　　　 所以上式成立 * * [ｘ]补＋[ｙ]补＝[ｘ＋ｙ]补证明 (3)ｘ0,ｙ0,则ｘ＋ｙ0或 ｘ＋ｙ0 这种情况和第2种情况一样,把ｘ和ｙ的位置对调即得证。 (4)ｘ0,ｙ0,则ｘ＋ｙ0 　相加两数都是负数,则其和也一定是负数。 　∵[ｘ]补＝2＋ｘ,　　　[ｙ]补＝2＋ｙ 　∴[ｘ]补＋[ｙ]补＝2＋ｘ＋2＋ｙ＝2＋(2＋ｘ＋ｙ) 　　上式右边分为”2”和(2＋ｘ＋ｙ)两部分.既然(ｘ＋ｙ)是负数,而其绝对值又小于1,那么(2＋ｘ＋ｙ)就一定是小于2而大于1的数,进位”2”必丢失.又因(ｘ＋ｙ)0, 所以[ｘ]补＋[ｙ]补＝2＋(ｘ＋ｙ)＝[ｘ＋ｙ]补　　　 [例11] x=+1001 , y=+0101 , 求 x+y=？解：[x]补 = 01001 , [y]补 = 00101　　　　　　　　[x]补　　　0 1 0 0 1　　　　　＋　　[y]补　　　0 0 1 0 1　　　　———————————————　　　　　　　[x+y]补　　　0 1 1 1 0∴ x+y = +1110 [例12] x=+1011 , y=-0101 , 求 x+y=？解：[x]补 = 01011 , [y]补 = 11011　　　　　　　　[x]补　　　0 1 0 1 1　　　　　＋　　[y]补　　　1 1 0 1 1　　　　————————————————　　　　　　　[x+y]补　　1 0 0 1 1 0∴ x+y = +0110 * * 2.2.2补码减法 负数的加法要利用补码化为加法来做，减法运算也要设法化为