集成电路工艺制程1解析.pptVIP

WWW.2IC.CN 集成电路工艺制程介绍 Table of Content 集成电路生产的3个阶段 机械性质 退火（Annealing） 双极型晶体管（Bipolar Junction Transistor-BJT） 短沟道效应—集成的结果 热电子效应（Hot Electron Effect） LDD(Lightly Doped Drain)—轻掺杂漏极 半导体元件的制程 图显示集成电路从晶圆的 （a）拉晶； （b）制造； （c）切割； （d）封装； 完成的简易流程； 图（e）为单一晶粒的集成电路放大图标 集成电路生产的3个阶段 习惯以线路制造的最小线宽、晶片直径及DRAM（动态随机存储器）所储存的容量来评断集成电路的发展状况。 集成电路生产的3个阶段 硅晶片（wafer）的制造 集成电路的制作 集成电路的封装（Package） 退火（Annealing） 原理： 利用热能（Thermal Energy），将物体内产生内应力的一些缺陷加以消除。所施加的能量将增加晶格原子及缺陷在物体内的振动及扩散，使得原子的排列得以重整。 机械性质—薄膜间的机械应力 双极型晶体管 ----（Bipolar Junction Transistor--BJT） 美国贝尔实验室(Bell Lab)发明，近代最重要半导体元件之一，获Nobel物理学奖； 如图：一个在芯片上的NPN双载子 晶体管的截面结构； MOS晶体管：是VLSI里最重要的一种基本的晶体管，已取代了BJT。 如图所示： 因源极和漏极的缺乏层区域所导致的沟道长度变化的情形。 短沟道效应—集成的结果 LDD(Lightly Doped Drain) 采用LDD设计的NMOS晶体管的外观 热电子效应—Hot Electron Effect LDD缺点： * 使得NMOS制作变得复杂； * 源漏串联电阻增加，速度 降低； * 耗电增加。 典型采用LDD设计的晶体管的截面外观 FOX—Field Oxide，场氧化层，隔离器件 Incoming Data Format 三种主要的CMOS设计结构 ： CMOS ----Complementary Metal Oxide Semiconductor P井CMOS N井CMOS 三种主要的CMOS设计结构 ： CMOS ----Complementary Metal Oxide Semiconductor 双井CMOS CMOS的缺点 ：Latch-up 寄生双载子晶体管在CMOS内的发生情形 衍生的正回馈回路 总结：随着IC集成度提高，出现“短沟效应”，引发了“热电子效应”。采用LDD结构无法解决集成度提高衍生出的能量耗损及散热问题，因此出现低能耗高集成度的CMOS，而且现已成为VLSI主要结构，但成本提高，出现双载流子现象所衍生出的latch-up问题。 * 引发电流 (Triggering Current) IH，当I IH时，产生Latch-up，CMOS电路的功能将暂时或永久性丧失。 * 防止Latch-up方法： 1）增大距离； 2）包好衬底； 或采用Epi substrate, SOL等。 CMOS的缺点 ：Latch-up 沉积理论 半导体元件的制程 薄膜的沉积，是一连串涉及吸附原子的吸附、吸附原子在表面的扩散及在适当的位置下聚结，以渐渐形成薄膜并成长的过程。 物理气相沉积（Physical Vapor Deposition）——PVD ○ 蒸 镀（Evaporation） 利用被蒸镀物在高温（近熔点）时，具备饱和蒸汽压，来沉积薄膜的过程。 ○ 溅 镀（Sputtering） 利用离子对溅镀物体电极（Electrode）的轰击（Bombardment）使气相中具有被镀物的粒子（如原子），再来沉积薄膜。 化学气相沉积（Chemical Vapor Deposition）——CVD 反应气体发生化学反应，并且生成物沉积在晶片表面——薄膜沉积技术。 分类及详述 半导体元件的制程 铝合金溅镀 铝合金?铝、硅、铜合金。 硅对AL有一定的固态溶解度（Solid Solubility），在400℃时，硅扩散进入铝，且铝也会回填硅因扩散所留下的空隙，形成如图所示的尖峰（Spike），解决之道为主动掺杂Si，使含量在1%。 金属Al与Si接触的表面 发生“尖峰”现象 物理气相沉积 电致迁移（Electro migration） 溅镀沉积的铝，经适当的退火（Anneal）之后，通常以多晶形式存在，当铝传导电流时，由于电场的影响，铝原子将沿着晶粒界面（Grain Boundary）而移动，这一现象