eda_多功能电子钟实习概述解决方案.docVIP

数字电子技术课程设计报告—— 多功能数字钟电路设计 专业班级： 信息10-2 姓 名： 学 号： 开课系室： EDA 设计日期：2012年10月22日 ～26日 设计题目： 一、设计任务及要求： 1． 利用verilog hdl语言设计多功能数字钟，使其具有显示时—分—秒、整点报时、小时和分钟可调等基本功能。 2． 设计一个多功能数字钟，要求显示格式为 时—分—秒，整点报时，在整点前5秒LED开始按照1HZ的频率闪烁，过整点后，停止闪烁。系统时钟选择时钟模块的50MHZ，要得到1ＨＺ的时钟信号，必须对系统时钟进行分频。调整时间的按键用按键模块的ｓ1和ｓ2，ｓ1调节小时，每按下一次，小时增加一个小时，ｓ2调整分钟，每按下一次，分钟增加一分钟。另外用ｓ8按键作为系统时钟复位，复位后全部显示00-00-00。 输出资源说明： 输入信号：按键s1，s2，s8（s1按下时为0，松开时为1，其他按键类似）。 外部输入脉冲信号时钟源CP（50MHZ），经适当分频后供计数器使用。 输出8组显示译码信号（每组7个输出端），分别接到外部的7个七段数码管上，分别显示小时、分钟、秒，显示格式 小时-分钟-秒。 输出一个高低电平信号，接到外部的1个指示整点的LED灯。（输出高电平时，对应的LED灯亮） Figure 1 多功能数字钟控制器结构框图 　　　　　　　　　　 根据如上说明，本设计的主要任务和设计要求是： 按照现代数字系统的Top-Down模块化设计方法，提出系统的整体设计方案，并进行正确的功能划分，分别提出并实现控制、等模块化子系统的设计方案。 在的EDA设计环境中，采用原理图和语言混合输入的方法，完成系统的顶层设计、各子系统的模块化设计。分别完成各个基于语言实现的子模块（包括控制器）的逻辑功能仿真对顶层设计进行功能仿真。 在2步的基础上， 二、设计原理与方案： 设计多功能数字钟首先要知道钟表的工作原理，整个钟表的工作应该是在1HZ的信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加１小时，但是需要注意的是，小时的范围是从0-23。 在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从0-59，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码（BCD码）显示个位，对于小时因为它的范围是从0-23，所以可以用一个2位的二进制码显示十位，用4位二进制码（BCD）显示个位。 Figure 2 我的多功能数字钟控制器结构框图 （一）、方案： 工作原理说明： 本模块为分频模块，输入端为clk（50MHZ）信号，通过if条件语句进行三次分频，分为clk1，clk1000，clk3，其中clk1为1HZ频率信号，clk1000为1KHZ频率信号，clk3为2HZ频率信号。 （二）、设计方案： 工作原理说明： 本模块既包含了控制模块又包含了计数模块，有4个输入端分别为clk1,s1,s2,s8,clk3，它们的作用分别是输入1HZ频率信号，调整小时信号，调整分钟信号，2HZ频率信号。有4个输出端分别为del，hour，minute，second，它们的作用分别是控制灯，输出当前系统时间（小时-分钟-秒）。在s1,s2,s8,都为1（即按键弹起时），程序块自动执行时钟计时功能；当s1按下（即s1为0）时，hour（控制小时）加1，当s2按下（即s2为0）时，minute（控制分钟）加1；当系统时间大于23-59-55时，指示灯开始闪烁。 （）、器设计方案： Display原理说明： 本模块有4个输入端口clk1000，hour[5..0]，minute[5..0]和second[5..0]，它们分别接收来至分频模块的1KHZ频率和来至计数控制模块的hour[5..0]，minute[5..0]，second[5..0]信息，有2个输出端口avg[7..1]和sel[3..1],avg[7..1]的七位端口分别接七段数码管的a、b、c、d、e、f、g七个端口，sel[3..1]的三位端口分别接三八译码器的三位输入端口；sel[3..1]在000~111之间按照1KHZ的频率不断循环，通过三八译码器控制的8个数码管从右向左分别点亮，由于数码管扫描频率较高，人眼无法分辨数码管的亮灭，从视觉上我们看到8位数码管都是亮的。 sel[3..1]的三位选通端口与显示时间格式对应关系如下： sel[3..1]端口 与avg[7.