频率合成技术通信电路课件精要.ppt

笫8章 频率合成技术 8.1概 述 频率合成的基本方法 主要技术指标 相位噪声 8.2直接频率合成法 8.3锁相频率合成法 锁相频率合成器的基本构成 锁相频率合成器方案设计中的一些考虑 锁相频率合成器的实际构成方案 8.4 集成频率合成器芯片举例 8.5 直接数字式频率合成 8.1 频率合成器概 述 频率合成的方法 频率合成器的主要技术指标 频率合成器的主要技术指标（续） 输出信号频率及各种干扰成分 频谱纯度对通信系统的影响 相位噪声 相位噪声在振荡器输出信号中的表示 用频谱仪测相位噪声 相位噪声的特点 8.2 直接频率合成法 直接频率合成（续） 8.3 锁相频率合成法 数字锁相频率合成器－－原理 数字锁相频率合成器－原理（续1） 参考频率 对环路性能的影响--讨论1 可编程分频器最高工作频率低的影响－讨论2 在程序分频器前加前置分频器－方案1 采用吞脉冲可变分频器—方案2 吞脉冲可变分频器工作过程 吞脉冲可变分频器的分频比 吞脉冲频率合成器的输出频率 吞脉冲锁相频率合成器组成框图 多环频率合成器－方案3 解决单环频率间隔受限 多环频率合成器分析方法 8.4实用频率合成器芯片-并行码输入编程 鉴频鉴相器波形 145152鉴频鉴相器波形 采用MC145152的频率合成器电路 三线控制的频率合成器芯片（SPI接口） 西门子手机芯片 PMB2307R PMB2307频率合成器电路 举例1： 举例１ 8.5直接数字频率合成（DDS） DDS的基本结构 DDS工作过程 具体过程： DDS特点 Si4133 在1.6GHz上相噪特性 Si4133在1.6GHz上的杂散 下堂课：复习 VCO 双模分频器 单片机控制 举例1： 若含吞脉冲分频器的锁相频率合成器，其双模分频器的分频数为÷41/40，主计数器的N=3～1023，辅助计数器的A=3～127，已知参考频率 ，要使输出频率 ，两计数器N和A应预置于何值？ 该频率合成器的工作范围是多少？ 可得出合成器环路分频器的分频数应为： 27310 = 40N + A 频率点数：4万多。 解：由 先忽略A，求得：N = 27310/40 = 682.75，取N = 682 则余数A值为：A = 27310 - 40×682 = 30或 即当 = 5kHz时，将÷N、÷A两计数器分别置于N = 682 和A = 30，即可使输出频率 = 136.550MHz。 范围：N=3～1023 , A=3～127 举例２ 利用实验室现有器材，设计一个满足以下性能要求的用于某移动通信设备的锁相频率合成器，试画出框图。 1、性能要求： 工作频率范围880.4～924.4（MHz） 信道间隔100KHz 频率稳定度1×10-5 2、实验室现有器材清单： VCO，频率调谐范围200～240（MHz） 鉴频/鉴相器，最高工作频率１MHz 吞脉冲频率合成器芯片MC145152 举例２（续1） 10MHz、12.8MHz、52MHz晶振，频率稳定度均为１×10-6 ÷40/41双模分频器 可编程分频器，最高工作频率 35MHz 电感、电容、电阻、及运放可组成各种带通、低通滤波器 1GHz内的混频器 各种分频器、倍频器 难点：1、VCO可变频率范围不够 2、可编程分频器，最高工作频率低（VCO输出必须 降频后 才能与之相联）。 解：设计方案1－吞脉冲锁相和倍频器相结合 采用吞脉冲锁相频率合成器和倍频器相结合的方案。即用12.8MHz晶体、MC145152芯片和÷40/41双模前置分频器组成输出频率为220.1～231.1MHz的锁相频率合成器,然后在VCO输出端加接4倍频器,如图 (a)所示,则 图 (a) R分频器的分频比12.8×106/25×103=512 取整数N=220～231 A：0～39 方案2 下变频器和倍频器相结合（见指导书p429） 图（b) 方案3固定前置分频和上变频器相结合（见指导书p429） 固定前置分频器和上变频器相结合 图（Ｃ ） N=2564~3004 基于全数字技术，从相位概念出发直接合成所需波形。基本思路是按一定的时钟节拍从存有波形函数表的ROM中读出与相位对应的代表波形幅值的二进制数，经过D/A变换和低通滤波，得到所需的模拟波形。 主要优点：相位连续；分辨力高（可达0.001Hz）；工作频率范围宽，容易做到极低的频率；转换频率的时间短（几