模拟实训第四讲.ppt

* 整体版图的布局考虑 整体布局 主要单元的形状大小以及位置安排 电源和地的布局，输入输出引脚的放置等 整体芯片的引脚，包括测试点 主要单元电路的布局 基准放置在芯片中间，最大范围的消除周边环境对他的影响 振荡器放置的芯片的边缘，他产生高频信号，可能会对其他信号线产生串扰 可以用一层电阻将大管子和其他电路隔离 数字部分和模拟部分尽量分开放置，因为他们的电源线和地线不同 版图中的金属线 尽量避免直角走线，直角尖端产生EMI,但在GHz下影响不明显 拐角可等效为传输线上的容性负载，减缓上升时间 做环地设计可提高抗噪声能力,并尽量加粗接地线，若很细抗噪声性能不好 地线电源线(1.2-2.5mm)信号线(0.2-0.3mm) 在尽可能小的硅片面积上，完成更多的电路绘制，并保证很好的成品率。 绘制规则 布局规则 结构规则 版图设计准则 特殊版图画法避免工艺影响 dummy器件 如果周边环境不同，会使工艺中的刻蚀率不同，比如：线宽大，刻蚀率大，刻蚀的快。刻蚀的快慢会影响线电阻等电学参数。 匹配对称 差分对管、有源负载、电流镜、电容阵列、电阻阵列等要求匹配良好的子模块。 电阻的dummy及匹配 电容的dummy及匹配 基本差分对管 将20/1的管子拆成两个10/1的管子，可实现更好的匹配效果 匹配性要求高的对管(如差分输入对管)时，采用交叉对称的结构比较好 差分对的管子位置和连线长短都要对称，能合为一条线的连线就要合；差分对主要使VGS匹配。 尺寸较大的管子拆成小管并联时，在两端加上dummy gate，可保证比较精确的电流匹配。而且这种dummy gate的宽度可以比实际的栅宽小。各个小管子的gate 最好用metal联起来，如果用poly连会引起刻蚀率的偏差 MOS管的dummy及匹配 特殊版图画法避免工艺影响 电流镜、偏置 电流成比例关系的MOS管，应使电流方向一致，版图中晶体管尽量同向，电流镜主要使ID匹配。 特殊版图画法避免工艺影响 内容 版图制作的目的 版图制造的要求 标准CMOS工艺中常见器件 避免电路中的各种效应 实际版图绘制 DRC, design rule check LVS, layout Vs. schematic Parasitic Extraction 版图中常见器件 MOS晶体管 集成电阻 集成电容 寄生二极管和三极管 版图中常见器件 MOS晶体管 Well N-well/P-well Cold-well/Hot-well 常用N-Well单阱工艺 Cold-well衬底接最高电位，会有衬偏效应 Hot-well衬底接源极，可消除衬偏，此时注意在schematic中标注一下，画版图的时候特别注意 接触孔 MOS管的s/d极一般通过Metal连接出去，这样会出现两种电阻 Metal到Active的电阻，通过多打contact孔形成多个电阻并联，可以减小这个电阻 Active电阻，就是contact孔到poly一段上Active电阻，孔距poly的距离越近，这个电阻越小 版图中常见器件 差分对管 差分对管的面积适当做大,可以降低噪声。可将w/l按比例变大 常用N-Well单阱工艺 大尺寸MOS管 W较大的管子应拆成小单元并联 拆分原则： 每个单元的电阻要小于所有单元连起来后的总和 大尺寸驱动电路中的MOS管或电源电路中的功率管,由于尺寸巨大,都有其特殊的画法。 基本画法 华夫饼式 曲栅画法 MOS晶体管 版图中常见器件 大尺寸MOS晶体管 基本画法 将大管子画成叉指结构，用Metal连接Poly栅的两端来降低栅极电阻，同时防止信号衰减 改进 将管子分成几部分，做衬底隔离。可以更好的防止闩锁效应 华夫饼式 在只有一个接触孔的情况下，此结构具有更好的填充密度。 接触孔少，金属连线电阻影响会很大；接触孔多，面积相应增大很多 沟道中存在很多尖锐的拐角，此区域发生雪崩的电压低于其他部分。可对方形s/d的拐角采用圆角或者斜面可消除此问题 曲栅式 增加了栅极宽度，且栅极条的排列能够更加紧密； 在不牺牲跟多芯片面积的同时，可以容纳更多的接触空。 采用135度弯曲不易发生局部雪崩击穿； s/d接触孔对角放置可增加s/d限流作用，从而改善在极限条件下的稳定性。 适用于经常发生瞬态过载的情况 版图中常见器件 寄生二极管和三极管 CMOS工艺中的BJT管是寄生的，没有专门的工艺层。P+作发射极，N-well做基极，P-sub做集电极 寄生BJT管很少用作放大管，一般都改接成二极管用。 另外，工艺中没有参数来确定寄生BJT管的各项参数，批次之间差别很大， 的变化较大。 常用规格5v5/10v10/20v20 通常做成1:8或者1:24效果最好 注意 bjt版图最外层需要加一层DIODE辅助层，否则ca