集成电路工艺原理精简版解析.docVIP

1、三种单晶制备方法的特点和用途比较 直拉法 CO含量高 直径大 电阻率低 电阻率均匀性很差 制作VLSI 区熔法 低 较小 高 较差 制作PowerDevice 中子嬗变法 不变 不变 可调 较好 用于调整电阻率 硅中有害杂质的分类、存在形式及其影响 非金属 O 间隙位置 影响器件特性参数；降低机械强度，增强抗辐射能力 C 替位位置 影响硅器件电学性质；减小硅的晶格常数引起晶格畸变 重金属 Au Cu Fe 间隙90%替位10% 影响硅的电阻率(ρ)和寿命(τ) 金属 Na,K,Al 间隙位置 影响器件的电学特性； 硅中杂质吸除技术的分类，四种非本征杂质吸除方法的原理。 物理吸除(本征吸除，非本征吸除): 在高温过程中，将晶体缺陷和杂质沉积团解体，并以原子态溶于晶体中，然后使它们运动至有源区外，或被俘获或被挥发。 本征吸除: 用多步热处理方法在硅片内引入一些缺陷，以此吸除在表面附近的杂质和缺 陷, (无外来加工) 。 非本征吸除: 对硅片施以外来加工进行析出的方法。 ①背面损伤吸除: 通过(喷砂、离子注入、激光辐照等)在晶片背面引入损伤层，经过处 理，损伤层在背面诱生大量位错缺陷，从而将体内有害杂质或微缺陷吸引至背面。 ②应力吸除：在晶片背面沉积氮化硅、多晶硅薄膜等引入弹性应力，在高温下，应力场 使体内有害杂质和缺陷运动至应力源处，从而“清洁”晶片体内。 ③扩散吸除：在背面或有源区外进行杂质扩散，利用杂质原子与硅原子半径的差异引入 大量失配位错，从而达到将有害杂质和缺陷聚集于失配位错处，消除有源区缺陷的目的 ④组合吸除: 在硅片背面沉积PSG和BSG，在高温下处理，高浓度的P和B向晶片内 部扩散，引入失配位错；同时硅和PSG，BSG膨胀系数不匹配引入应力场，在双重因 素的作用下，达到吸除有害杂质和缺陷的目的。 晶面标识 目的：为了加工时识别晶片的晶向和导电类型及划片方位，在晶片上作出主次参考面主参考面（主定位面，主标志面）①识别划片方向；②机械加工定位③硅片装架的接触位置减少损耗；次参考面（次定位面，次标志面）：识别晶向和导电类型 5、三种精细抛光方法的特点机理比较 机械抛光 化学抛光 化学机械抛光 机理 与磨片原理相同 晶片表面的化学腐蚀过程 化学抛光与机械抛光的结合 特点 平整度较高； 光洁度高；无损伤层； 光洁度高；无损伤层； 晶片表面仍存在损伤层； 但平整度较差。 整度较高。 1、外延定义、目的，外延层与衬底的异同点。 外延：在低于晶体熔点的温度下，在一片表面经过细致加工的单晶衬底上，沿其原来的结晶轴方向生长一层导电类型、电阻率、厚度和晶格结构完整性都符合要求的新单晶的过程。 外延生长目的是：沉积一层缺陷少，且可控制厚度及掺入杂质的单晶薄膜。异同点：外延在晶体上生长晶体，外延的晶向与衬底相同，掺杂类型电阻率厚度可控，这些参数不依赖衬底。 外延生长的分类，外延生长的特点。 正/反、同质/异质、气/液/固相、平面/非平面、选择/非选择、常/低压外延 特点(1)可以在低(高)阻衬底上外延生长高(低)阻外延层。(2)可以直接形成PN结(3)在指定的区域进行选择外延生长(4)可以根据需要改变掺杂的种类及浓度可以是陡变也可以是缓变。 异质外延的相容性。 1. 衬底与外延层不发生化学反应，不发生大量的溶解现象；2.衬底与外延层热力学参数相匹配，即热膨胀系数接近。以避免外延层由生长温度冷却至室温时，产生残余热应力，界面位错，甚至外延层破裂。3.衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。 4、外延生长的步骤、生长速度的决定因素 ①反应剂质量( SiCl4和H2 )从气相输运(转移)到生长表面 ；②反应剂分子被吸附在硅表面；③在生长层表面进行化学反应，得到硅原子和其他副产物；④副产物分子脱离生长层表面的吸附（解吸）；⑤解吸副产物随主气流逸出反应室；⑥硅原子加接到晶格点阵上。 决定因素：①表面的化学反应； ②吸附和解吸； ③气相质量传输； 影响外延生长速度的因素 ①质量传输系数hG；②化学反应速度常数kS；③温度T；④反应剂的摩尔分数； ⑤流速；⑥硅片位置δN；⑦反应器的几何形状；⑧衬底取向有关。