EDA试卷.docVIP

名词解释（2个小题，每小题5分，共10分） 1．逻辑适配——将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作，（其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，）配置于指定的目标器件中，产生最终的下载文件（如JEDEC格式的文件）的过程。 2．功能仿真——将综合后的VHDL网表文件再送到VHDL仿真器中所进行的仿真。 3、逻辑综合——将电路的高级语言描述转化成低级的，可与FPGA/CPLD或ASIC门阵列基本结构相映射的网表文件。 4、时序仿真——将接线器/适配器所产生的VHDL网表文件送到VHDL仿真器中所进行的仿真。 二、填空题（共20空，每空1分，共20分） 1．FPGA的英文全称是Field Programmable Gate Array，CPLD的英文全称是Complex Programmable Logic Devices，二者在保存逻辑信息方面的区别是FPGA掉电后将丢失原有的逻辑信息而CPLD却能保持原有的逻辑信息。 2．一个相对完整的VHDL程序的三个基本组成部分别是 库、程序包使用说明 、 实体说明 和实体对应的结构体说明。 3．IEEE_1076标准程序包中定义的四种常用端口模式分别是IN模式、OUT模式、BUFFER模式和 INOUT 模式。 4．VHDL的数据对象有 常量 、 变量 和 信号 三种。VHDL程序设计中常用的库有 IEEE库 、 STD库 、WORK库 和VITAL库。 5.VHDL是一种强数据类型语言,强数据类型的具体含义是:(1) 各数据对象必须具有确定的数据类型 (2)具有相同数据类型的数据对象才能进行相互操作 。 6. VHDL的描述风格有三种，分别是 行为描述 、数据流描述 和 结构描述 。 7.VHDL是一种强类型语言,强类型的具体含义是:(1) 要求设计实体中的每一个常数、信号、变量、函数以及设定各种参量都必须有明确的数据类型 ；(2) 只有数据类型相同的量才能互相传递和作用 。其设计成强数据类型语言的目的是 使VHDL编译或综合工具很容易找出设计中的各种错误 。 4．VHDL的基本标识符就是以 英文字母 开头，不连续使用 下划线 ，不以下划线“_”结尾的，由字母、数字以及下划线“_”组成的字符串。 7．VHDL的元件例化语句用于建立端口之间映射关系的两种常用方式是 名字关联方式 和 位置关联方式 。 8.状态机的两种基本操作分别是 状态机内部状态转换和 产生输出信号序列 问答题（2个小题，每小题10分，共20分） 1、什么叫EDA技术？使用EDA技术进行电子系统设计有什么优点？（10分） 答： EDA技术有狭义的EDA技术和广义的EDA技术之分。狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成将用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。广义的EDA技术，除了狭义的EDA技术外，还包括计算机辅助分析CAA技术（如PSPICE，EWB，MATLAB等），印刷电路板计算机辅助设计PCB-CAD技术（如PROTEL，ORCAD等）。（5分） 使用EDA技术进行电子系统设计的优点：（1）用软件的方式设计硬件；（２）用软件方式设计的系统到硬件系统的转换，由有关的开发软件自动完成；（３）设计过程中可用有关软件进行各种仿真；（4）系统可现场编程，在线升级；（５）整个系统可集成在一个芯片上，体积小、功耗低，可靠性高。（5分） 2．对于目标器件为FPGA/CPLD的VHDL工程设计，其工作步骤如何？并简要介绍各步的作用。（10分） 答：（1）源程序的编辑和编译：利用EDA工具的文本编辑器或图形编辑器将设计用文本或图形方式表达出来，进行排错编译，变成VHDL文件格式；（1．5分） （2）逻辑综合和优化：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件，以便将VHDL的软件设计与硬件的可实现性挂钩； （3）目标器件的布线/适配：将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器件中，产生最终的下载文件，如JEDE