数电电子时钟设计报告解析.docVIP

电技术课程设计 (1)时钟的“时”“分”、“秒”要求各用两位显示； （2）显示采用六只LED数码管分别显示时分秒； 时间的小时、分可手动调整； （）采用+5V电源供电。 1、由石英晶体多谐振荡器或555定时器和分频器产生1HZ标准秒脉冲。 2、“秒”、“分”电路均为00—59的六十进制计数、译码、数码管显示电路； 3、“时电路”为00—23的二十四进制计数、译码、显示电路； 4、由与非门控制电路来校正“时”、“分”电路。 （图2.1） 三、设计思路 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。 由频率计算公式可知： （公式1） R3为可调电位器，调节R3可使输出的频率为1khz。电路如下图所示： （图3.1） 产生的波形如下图所示： （图3.2） （图3.3） 综上所述，因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。 来实现分频，74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。（图3.4）以上的两个7490N构成了25分频电路 将三个74ls90级联即可实现=1000分频。其中脉冲发生信号从第一个74ls90的14端口进入，从最后的计数器11端口输出的即为1hz的方波信号。 （2）也可利用十进制计数74160来分频，或者是二进制计数器74ls161来分频，原理都是把计数器利用反馈清零或反馈置数接成十进制，然后级联即可。 3、计时电路模块：将其分为“时”，“分”，“秒”三个分模块，然后将其级联起来便可达到要求。电路图如下： （1）“时”模块：（3.5） 利用74ls08与门反馈均接到两个计数器的置零端、，74ls90为同步清零，则应74ls08接成“24”来实现二十四进制。 （2）“分”模块： （3.6） 同样利用74ls08同步清零法来实现六十进制。 （3）同分钟一样的方法来实现“秒”模块。 。 5、校正电路模块 数字启动后,每当数字钟显示与实际时间不符,需要根据标准时间进行校时。校“”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 : 1）在小时校正时不影响分和秒的正常计数 。 2）在分校正时不影响秒和小时的正常计数 。 1 0 0 1 0 0 0 0 1 0 0 0 从卡诺图可得出，要是输出的0,2,4,6,8为有效信号，L=A’D’+B’C’D’=(A+D)’+(B+C+D)连接如全图所示。然后再让时针的进位信号与L相或，记得到标准蜂鸣器电路输入信号（NPN基极信号）。 四．总体方案 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。当需要进行校时时，打开对应的开关，进行对应位置上的校时，此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步,秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步,小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。五．具体实现由图我们可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示