水塔水位控制器解析.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子课程设计 —水塔水位控制器 学院:电子信息工程学院 专业班级: 姓名: 学号: 指导老师: 2014年12月 一、课程设计题目及要求-----------------------------1 二、总体框图---------------------------------------1 三、选择器件---------------------------------------2 四、功能模块---------------------------------------6 五、总体设计电路图--------------------------------11 六、硬件实验--------------------------------------12 七、心得体会--------------------------------------12 水塔水位显示、缺水报警控制及自动补水电路 一、任务设计与要求 当水塔水位的高度为任意值时,可通过显示电路显示。当水塔水位低于规定值时,报警电路输出报警信号,同时自动补水装置启动水泵给水塔补水。当水塔中水位达到规定值时,报警结束,补水装置自动停止补水。 要求完成的任务如下: 1.画出整体电路图。 2.利用设计软件对电路进行仿真,使电路具有所规定的逻辑功能。 3.调试所设计的电路,使之达到技术指标要求。 4.分析实验结果,写出设计说明书。 总体框图如图2-1所示 水塔水位 显示电路 控制电路 水塔水泵 报警装置 图2-1 总体设计框图 设计思路及每一块的功能: 1、显示电路利用水位的来触发线路的联通与否,采用74LS147的八-三编码器,显示水位用DCD_HEX来显示,管脚1,2,3,4分别接74LS147的Q0、Q1、Q2、Q3。 电路要使用555定时器组成的施密特触发器,利用输入端高低电平的,输出不同的电压。 继电器控制水泵的开关,灯泡的亮暗来表示水塔发出警报。 器件选择如表3-1所示。 表3-1 选择的器件 型号 名称 数量 LM555CM 555定时器 1 74LS147N 八线-三线编码器 1 74LS04D 非门 4 2N1711 三极管 1 75Ω 25Ω 5.1kΩ 100Ω 电阻 1 0.01uf 电容 1 继电器 1 1、LM555CM结构图 国产双极型定时器LM555电路结构图如图3-2所示。 图3-2 LM555CM结构图 它是由比较器C1和C2,基本RS触发器和集电极开路的放电三极管TD三部分组成。 VH是比较器C1的输入端,v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时,VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压,则VR1=VCO,VR2=1/2VCO。 RD是置零输入端。只要在RD端加上低电平,输出端v0便立即被置成低电平,不受其他输入端状态的影响。正常工作时必须使RD处于高电平。555定时器的逻辑符号图中的数码1—8为器件引脚的编号。 图3-2 555定时器的逻辑符号 555定时器的逻辑功能: 当VI1>VR1、VI2>VR2时,比较器C1的输出Vc1=0、比较器C2的输出Vc2=1,SR锁存器被置0,TD导通,同时Vo为低电平。 当VI1<VR1、VI2>VR2时,Vc1=1、Vc2=1,锁存器的状态保存不变,因而TD和输出的状态也维持不变。 当VI1<VR1、VI2<VR2时,Vc1=1、Vc2=0,故锁存器被置1,Vo为高电平,同时TD截止。 当VI1>VR1、VI2<VR2时,Vc1=0、Vc2=0,锁存器处于Q = Q`= 1的状态,Vo处于高电平,同时TD截止。555定时器逻辑功能如表3-3所示。 表3-3555 定时器逻辑功能 输 入 输 出 RD′ VI1 VI2 Vo TD状态 0 × × 低 导通 1 低 导通 1 不变

文档评论(0)

四娘 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档