数字时钟设计及实现解析.docVIP

本科实验报告 题目：数字时钟设计及实现 课程名称： 数字电路课程设计 学院（系）： 专 业： 电气工程及其自动化 班 级： 学生姓名： 学 号： 完成日期： 成 绩： 2012 年 12 月 22 日 题目：数字时钟设计及实现 一 设计要求 数字时钟是常见的一种计时装置，数字时钟以1HZ的频率工作。该设计完成数字时钟的运行和显示。其主要功能如下： 数字时钟以1HZ的频率工作，其输入频率为1MHZ。 数字时钟显示时、分、秒信息。这些显示信息在6个7段数码管上完成。 通过按键设置时、分信息，并且具有对数字时钟复位功能。 复位键将时、分、秒清0，并做好重新计数的准备。按键具有预置时、分的功能。分别对当前的时和分信息做递增设置和递减设置。 二 设计分析及系统方案设计 图1给出了数字时钟的结构图。从图中可以看到，数字时钟由复位按键（reset）、小时递增按键（hour_inc）、小时递减按键（hour_dec）、分钟递增按键（min_inc）、分钟递减按键（min_dec）、时钟输入、7段LED显示、LED管选择信号线sel、LED码控制信号线（segment）等部分组成。所有的按键都是低电平有效。LED管选择信号线sel通过控制外部的3-8译码器来选择对应的LED管。LED码控制信号线分别和LED的7个数码控制端a-g相连，用来控制LED上显示的字符，通过合理的控制扫描时钟，就可以得到稳定的时、分、秒的显示。 图1 数字时钟结构图 三系统以及模块硬件电路设计 数字时钟控制信号 改数字时钟的控制部分由芯片完成。该芯片的输入和输出接口由下面信号组成。 输入信号 复位信号（reset） 时钟输入信号（clk） 小时递增信号（hour_inc） 小时递减信号（hour_dec） 分钟递增信号（min_inc） 分钟递减信号（min_dec）。 输出信号 LED选择信号（sel） LED码显示控制信号（segment）。 2、控制模块结构 该设计分为下面4个模块：定时时钟模块、扫描时钟模块、按键处理模块、定时计数模块和显示控制模块。图2给出了这几个模块之间的信号连接关系。 按键处理模块 由于VHDL语言的规则，将按键的处理和定时模块设计在一起。为了描述清楚，将对按键的处理进行说明。在该设计中，采用异步复位电路方式。当复位信号低有效时，计时器停止计时，时、分、秒清0。 图2 电子钟控制模块的内部连接图 对于小时的递增、递减按键操作，通过一个1HZ的计数时钟采样。图3给出了递增、递减的操作时序。 图3 预置操作和定时时钟的关系 当1HZ的div_clk信号的上升沿到来时，检测hour_inc和hour_dec按键，图中的虚线表示在时钟的上升沿对按键信号进行采样。当hour_inc或hour_dec按键低有效时，对小时进行递加或递减操作。 对于分针的递加、递减按键操作，也是通过一个1HZ的计数时钟采样。原理如图4所示。 图4 定时器时、分、秒之间的连接关系 定时时钟模块 定时时钟模块作用就是，将外部提供的1MHZ的时钟通过分频器后向模块内的定时计数模块提供1HZ的定时计数时钟。在设计定时时钟模块时，采用同步计数电路。 扫描时钟模块 扫描时钟模块的作用就是通过对1MHZ的分频处理后，向显示控制模块提供合适的显示扫描时钟，该始终必须经过合理的设计，才能保证7段数码显示的稳定。在设计扫描时钟模块时，采用同步计数电路。 定时计数模块 定时计数模块是该设计中最重要的一部分，在设计该模块时，为了便于后续显示控制模块的设计，将时、分、秒进行分离，即小时分成了小时的十位和个位分别处理，分钟分成了分钟的十位和个位分别处理。秒分成了秒的十位和个位分别处理。在该设计中，采用24小时计数模式。 例如13:28:57。13为小时的表示，1为小时的十位，3为小时的个位；28为分钟的表示，2为分钟的十位，8为分钟的个位；57为秒的表示，5为秒的十位，7为秒的个位。 由于对小时、分钟和秒的十位及个位分别处理，在设计该模块就稍微复杂些。下面逐一进行说明。 秒的个位计数从0到9，即十进制计数。当秒的个位计数到9后，准备向秒的十位进位。秒的十位计数从0到5，即六进制计数。当秒的十位计数到5后，准备向分的个位进位。 分钟的个位计数从0到9，即十进制计数。当分钟的个位计