高级技师(数时序)_4教案解析.ppt

第六章 时序逻辑电路 6.2 时序逻辑电路的一般分析方法 一、分析时序逻辑电路的一般步骤 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 6.3 计数器 3．集成二进制计数器举例 ① 异步清零。 （2）4位二进制同步可逆计数器74191 二、非二进制计数器 N进制计数器又称模N计数器。 3．集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 （2）二—五—十进制异步加法计数器74290 74290的功能： 三、集成计数器的应用 （2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 2．组成任意进制计数器 （1）异步清零法——适用于具有异步清零端的集成计数器。 （2）同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 例6.3.1 用74160组成48进制计数器。 6.4 数码寄存器与移位寄存器 74LS175的功能: RD是异步清零控制端。 二、移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，所以又称上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表 利用逻辑分析的方法画出电路完整的状态图。 本章小结 1．时序逻辑电路的特点；任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 * * 6.2 时序逻辑电路的一般分析方法 6.3 计数器 6.4 数码寄存器与移位寄存器 6.5 时序逻辑电路的设计方法 6.1 时序逻辑电路的基本概念 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点：（1）含有记忆元件（最常用的是触发器）。 （2）具有反馈通道。 计数器——用以统计输入脉冲CP个数的电路。 计数器的分类： （2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。 （1）按计数进制可分为二进制计数器和非二进制计数器。 非二进制计数器中最典型的是十进制计数器。 （3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。 （1）4位二进制同步加法计数器74161 74161具有以下功能： ③ 计数。 ② 同步并行预置数。 RCO为进位输出端。 ④ 保持。 0 1 1 1 1 RD 清零 × 0 1 1 1 LD 预置 × × × × 0 × × 0 1 1 EP ET 使能 × ↑ × × ↑ CP 时钟 × × × × d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 0 0 0 0 d3 d2 d1 d0 保 持 保 持 计 数 Q3 Q2 Q1 Q0 输出 工作模式 异步清零 同步置数 数据保持 数据保持 加法计数 74161的功能表 0 1 1 1 LD 预置 × 1 0 0 EN 使能 × × 0 1 D/ U 加/减控制 × × ↑ ↑ C