第3章 交换网络的结构与原理.pptVIP

图3-20 S接线器的工作方式 (a) 输出控制方式；(b) 输入控制方式 * 　　其交换过程分两步进行：第一步，CPU根据路由选择结果，在CM的相应单元内写入输入(出)线序号；第二步，在CP控制下，按时隙顺序读出CM相应单元的内容，控制输入线与输出线间的交叉接点的闭合。 * 【例3.2】 某S接线器的HW线时隙复用度为512，交叉矩阵为32 × 32，问： ① 有多少个交叉接点信道？② 需要多少个控制存储器？③ 每个控制存储器有多少个单元？④ 每单元内的字长是几位？ 解：① 有1024个交叉接点信道；② 需要32个控制存储器；③ 每个控制存储器有512个单元；④ 每单元内的字长是5位。 * 　　针对S接线器的讨论有以下几点说明： 　　(1) S接线器按空间开关时分方式工作，矩阵中的交叉接点状态每时隙更换一次，每次接通的时间是一个TS，即3.9 us。从这个意义上理解，S接线器虽是一种空分接线器，却具有“时分”的含义。 　　(2) S接线器在每一时隙不允许矩阵中一行或一列同时有两个以上的交叉接点闭合，否则会造成串话。 　　(3) 矩阵中的每8条并行输入线在任何时刻必须选相同的输出线，因此可由同一个存储单元控制。 　 * (4) 对于一个HW线为一次群的N × N空间接线器，其控制存储器的容量应为 32?×?N?×?log2N (bit) (其中，N为2的整次幂) 　　例如，某S接线器采用8?×?8矩阵，每条输入HW线为二次群复用，则S接线器控制存储器的容量应为128?×?8?×?log28?=?3072 bit。 (3.9) * 　　3. S接线器的数字电路实现原理 　　1) 交叉接点矩阵的逻辑控制电路 　　S接线器的交叉接点矩阵由若干电子选择器芯片组成，如图3-21所示即为一个8?×?8电子交叉接点矩阵，它由8片8选1电子选择器芯片构成。 * 图3-21 S接线器的交叉接点矩阵 * 　　2) 控制存储器(CM)的数字电路实现原理 　　S接线器控制存储器的数字电路由RAM、锁存器、比较器和与非门组成，如图3-22所示。 * 图3-22 空间接线器的控制存储器数字电路 * 3.3 多级交换网络 3.3.1 T-S-T交换网络 1. T-S-T交换网络的结构 图3-23所示为一个4条PCM一次群连接的T-S-T交换网络。 * 图3-23 T-S-T交换网络的结构 * 　　2. T-S-T交换网络的控制原则 　　输入级T接线器与输出级T接线器的控制方式不同，而S级接线器可用任一种工作方式，因此T-S-T网络共有四种控制方式：出-入-入、出-出-入、入-出-出、入-入-出。 　　如图3-8所示，PCM信号是四线传输，即信号的发送和接收是分开的，因此T-S-T交换网络也要收、发分开，进行单向路由的接续。那么，中间S级接线器两个方向的内部时隙应该是不一样的。从原理上讲，这两个内部时隙都可由CPU任意选定，但在实际中，为方便CPU管理和控制，在设计T-S-T交换网络时，将两个方向的内部时隙(ITS反向和ITS正向)设计成一对相差半帧的时隙，即 ITS反向?=?ITS正向±半帧信号 (1帧为交换网络的内部时隙总数) (3.10) * 例如，在一个T-S-T交换网络中，内部时隙总数为128，已知CPU选定的正向内部时隙为30，则反向内部时隙为 若上例中CPU选定的正向内部时隙为94，则反向内部时隙为 我们把这样确定内部时隙的方法叫做反相法。采用反相法的意义避免了CPU的二次路由选择，从而减轻了CPU的负担。 * 　　3. T-S-T交换网络的信号交换过程 　【例3.3】 有一个T-S-T交换网络，输入、输出均有两条HW线，网络的内部时隙总数为32。根据交换要求完成下列信号的双向交换： HW1TS2(A)←→?HW2TS9(B) * 　　要求： 　　① 输入级T接线器采用输出控制方式，S接线器采用输出控制方式，输出级T接线器采用输入控制方式； 　　② CPU选定的内部正向时隙为5； 　　③ 画出T-S-T交换网络图并在相关存储器中填写数据。 　　解：T-S-T交换网络的结构以及信号输送举例如图3-24所示。 * 图3-24 T-S-T交换网络的结构以及信号输送举例 * 3.3.2 S-T-S交换网络 　　在S-T-S交换网络中，各级的分工如下： 　　(1) 输入级S接线器负责输入母线之间的空间交换； 　　(2) 中间T接线器负责内部时隙交换； 　　(3) 输出级S接线器负责输出母线之间的空间交换。 　　图3-25是一个输入、输出都为2条HW线的S-T-S交换网络。其中，输入级S接线器采用输出控制方式，中间T接线器