Y=~(A(B+C)D)版图….docVIP

1 绪 论 1.1 设计背景 随着集成电路技术的日益进步，使得计算机辅助设计（CAD）CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证[2]。在众多的CAD工具软件中，Spice程序是精度最高、最受欢迎的软件工具，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。1.2 设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑Y=电路原理图。 2.用tanner软件中的W-Edit对Y=电路进行仿真，并观察波形。 3.用tanner软件中的L-Edit绘制Y=版图，并进行DRC验证。 4.用W-Edit对Y=的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对Y=进行LVS检验观察原理图与版图的匹配程度。 2 Y=电路设计 2.1电路原理图 用CMOS实现Y=电路，PMOS和NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是四个PMOS并联，PMOS的漏极与下面NMOS的漏极相连作为输出，POMS管的源极和衬底相连接高电平，NMOS管的源极与衬底相连接低电平；原理图如图2.1所示。 图2.1 Y=电路的原理图 2.2 Y=电路仿真观察波形 给Y=的输入加激励，高电平为Vdd=5V，低电平为Gnd，并添加输入输出延迟时间，进行仿真，并输出波形；波形图如下图2.2所示。 图2.2 Y=电路输入输出波形图 由波形可以看出，当输入A,B,C,D中B,C有一个为0时，或A,B,C,D全1时，输出为低电平，否则输出Y为高电平。 2.3 Y=电路的版图绘制 用L-Edit版图绘制软件对电路进行Y=电路版图绘制，同时进行DRC验证，查看输出结果，检查有无错误；版图和输出结果如下图2.3所示。 图2.3 Y=电路版图 进行DRC检测，检测是否满足设计规则。如图2.4。 图2.4 DRC验证结果 2.4 Y=版图电路仿真 同三输入与非门电路原理图仿真相同，添加激励、电源和地，同时观察输入输出波形；波形如下图2.5所示。 图2.5 Y=电路版图输入输出波形图 由波形可以看出，A,B,C,D中B,C有一个为0时，或A,B,C,D全1时，输出为低电平，否则输出Y为高电平。Y=电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符合输入输出的逻辑关系，电路的设计正确无误。 2.5 LVS检查匹配 用layout-Edit对反相器进行LVS检查验证，首先添加输入输出文件，选择要查看的输出，观察输出结果检查反相器电路原理图与版图的匹配程度；输出结果如下图2.所示。 2.6 Y=电路LVS检查匹配图 总 结 对于本次版图的课程设计，使我深刻的理解了一句话“态度决定一切”。就像我们画电路图时，要有认真的态度；画版图时，要有细心的态度；添加仿真网表文件时，要有严谨的态度。 通过模拟电路的设计和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解；通过tanner软件模拟电路的原理图绘制及其版图生成，对tanner在此方面的应用也有了进一步的认识。 对于这次两个教学周的设计，使我学会了用正确的态度面对一切，也使我对模拟电路版图的艺术这门课有了更深的了解。 参考文献 [1]