具有高噪声抗扰性能高边驱动IC.docVIP

具有高噪抗性能的高边驱动IC Jong-Tae Hwang 飞兆半导体公司高级工程经理 单块高边驱动器集成电路为系统设计人员带来了极大的挑战。设计人员的目标是找出最简单的方法来驱动开关器件，确保开关器件的速度，不占用太大的面积，并且采用低电压控制,同时满足采用3.3V 或5V供电的微控制器或其他控制器来实现控制。 本文介绍了用于高边驱动IC和传统高边驱动器拓扑的高电压工艺，同时探讨驱动器的相关问题。简要解释了新提出的技术如何来解决传统高边驱动器所遇到的普遍问题，如高压集成电路 (HVIC) 的关键故障。除了解释如何处理这些故障问题外，本文也会探讨设计的稳健性问题，并给出一些实验结果。 一、高压结端接工艺 在设计中，使高边栅驱动器电路中的每一个器件都能耐受高达600V的电压是很困难的，而且也不具备区域效益 (area-effective)。事实上，只需十几伏便可驱动功率MOSFET 和 IGBT。因此，高边驱动器本身并不需要在全高压范围工作。不过，高边驱动器的偏移 (offset) 电压仍须保持于最大的允许电压值。为了满足这个高偏移电压需求，高边电路被集成到高压二极管的阴极区域。 如飞兆半导体HDG4 625V的额定高压处理器件的高压二极管由P基板所包围，该基板具有高电阻系数、N型埋层和低掺杂N型外延层。这种多层设计的目的是要达到625V的击穿电压的要求。为了使该二极管与其他器件水平隔离，需要采用一些隔离层。鉴于二极管的阴极是由N型外延层所制成，故需要P型隔离 (PISO)。不幸的是，P型隔离层无法保证625V的额定隔离电压。 HDG4工艺采用额外的高压隔离 (HVI) 结构，以RESURF技术和N型外延层为基础。由于HVI结构的缘故，高边电路区域 (高压二极管的阴极) 和HVI结构之间的PISO层被完全耗尽，而且有可能阻止高压电场在PISO层中形成。当然，实现高压结端接并不容易。这种现象取决于N型埋层的浓度、在HVI中的位置，以及N型外延层的深度和电阻系数。 这个设计难题一旦被克服，该项工艺就可提供具备良好区域效益的LDMOS。示例中的HVI结构可以作为LDMOS的漏极，而MOS沟道可以在PISO层中实现。由于LDMOS的漏极结构与HVI相同，因此无需额外区域也可引进LDMOS。在传统工艺中LDMOS却需要额外的区域才能引进。因此，这是现代高边驱动IC工艺的一大飞跃。 二、高边驱动器的构造 图1所示为传统高边驱动器电路框图。该传统高边驱动器一般由以下6部分组成： 输入检测逻辑 边缘脉冲发生器 电平转换器 整形器 S-R触发器 栅驱动器 (从这里开始，本文将把上述提到的高边驱动器称为HVIC。) 通过电平转换电路利用带R1和R2高压LDMOS将输入信号传送到高边驱动电路之前，输入检测电路会决定输入信号的逻辑触发电平VIH 和 VIL。根据该信号，边缘脉冲发生电路会根据上升和下降边缘产生两种短脉冲。其中，高压LDMOS会把这些短脉冲电压信号转换为电流信号；通过R1及R2在高压区域重新生成短脉冲电压信号。“整形器”(reshaper) 是一种具有给定阈值电平的比较器，能把信号放大到VB 和VS之间的范围。这些信号决定了S-R触发器的状态。通过S-R触发器，低边输入命令可以传输到只有边缘信号的高边区域。最后，由M1和M2组成具有适当电流驱动能力的输出驱动器将驱动外部高压功率器件。 三、高dv/dt噪声警示 然而，脉动噪声也会影响S-R触发器的状态。高dv/dt噪声对这类脉冲驱动的HVIC尤其有害。假设LDMOS的寄生电容Cp在漏级为2pF，VS节点噪声为每纳秒50V。这噪声通过靴噪抗靴靴S对操作影响严重。图2所示为HVIC运作相对于VB的示例，如以下是对 (A) 和 (B) 描述： (A) VS 0: 整形器的阈值电平为VTH。故仅当电平转换器的输出幅度低于这个数值时，信号才为整形器所识别。如果VS大于0，则电平转换器输出幅度足够达到VTH值。HVIC正常工作。 (B) VS-VTH: 在这种情况下，VS是负的。这样，VB电压的绝对值低于情况 (A)。因此，电平转换器的最大输出幅度被限制在VB和接地之间，结果，整形器不能捕捉电平转换器的输出，而S-R触发器状态亦不能更新。 在情况 (B) 中，允许的负VS电压为 –VTH，因为HVIC在该值以下并不会作任何响应。 在实际应用中，这种故障很常见，因为HVIC经常会驱动感性负载。图3(A) 所示为采用HVIC的常见半桥电路 (这里FAN7382是HVIC，并具有低边驱动电路)。该电路驱动一感性负载L，并具有电流检测电阻。转换输入如图3(B) 所示。当HIN很高时，漏极与600V线相连的高边外部功率MOSFET将被导通，并向感性负载提供电流。即使LIN很高及低边MOS在之后导通，电流也会