数电课程设计11级重点.ppt

Quartus II软件使用简介Quartus II是Altera公司提供的FPGA\CPLD开发集成环境，Altera是世界上最大可编程逻辑器件供应商之一。Quartus II界面友好、使用便捷，被誉为业界最易用易学的EDA软件。其主要功能为数字电子系统的设计输入、编辑、仿真、下载等。该软件支持原理图输入设计和VHDL语言（以及其它硬件描述语言）输入设计和原理图与HDL混合输入设计。VHDL(Very High Speed IC Hardware Description Language) 实验一 原理图方式设计二进制全加器 一、设计目的 1、通过设计一个二进制全加器，掌握组合逻辑电路设计的方法。 2、初步了解QuartusII采用原理图方式进行设计的流程。 3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。 打开Quartus Ⅱ，选菜单File→New,在弹出的New对话框中选择Device Design Files页的原理图文件编辑输入项Block Diagram/Schematic File, 单击OK按钮后打开原理图编辑窗口如图所示。 输入设计项目和存盘 在双击原理图的任一空白的处，或单击鼠标右键会弹出一个元件对话框。 选种需要的元件，然后单击Symbol窗口的OK按钮，即可将元件调入原理图编辑窗口中，按照此方法把所要的元件全部调入原理图编辑窗口中并连接好，连接好的电路如图所示（图中有and2、not、xnor）。 连接好电路以后然后分别在input和ouput的PIN NAME上双击，用键盘输入各引脚名（a、b、co、so），其窗口如图所示。 选择菜单File→Save As 按刚才为自己工程建立好的目录F:\adeera,将已设计好的原理图文件取名为b_adder.bdf，并存盘在此文件夹内。 将设计项目设计成可调用的元件 为了构成全加器的顶成设计，必须将以上设计的半加器b_adder.bdf设置成可调用的元件，方法是选择菜单 File→Create/Update Symbol Files for Current File项，即可将当前文件b_adder.bdf变成一个元件符号存盘，以待在高层设计中调用。 设计全加器顶层文件 为了建立全加器的顶层文件，必须打开一个原理图编辑窗口，方法同前，即再次选择菜单File→New，→Block Diagram/Schematic File。存盘 在弹出的图中Project下调出b_adder文件，同时按照图连接好全加器。以 q_adder命名将此 全加器设计存在同一路径 F:\addera文件夹中。 实验报告要求（共两个实验）： 一、实验原理 二、实验步骤（要有截图） 三、实验结果（仿真结果）和理论值的比较。 四、自己整理搜集关于数字频率计的不同设计方法及原理。 实验报告整班交给指导教师 当场验收内容： 1、实验1二进制加法器 2、实验2十进制加法器 * * * * 步骤1：建立工作库文件夹 步骤2：输入设计项目原理图或VHDL源程序 步骤3：存盘，注意原理图或VHDL文件取名 步骤4：创建工程并将设计文件加入工程中 步骤5：选择目标器件 步骤6：启动编译 步骤7：建立仿真波形文件 步骤8：仿真测试和分析 步骤9：选定工作模式、引脚锁定并编译 步骤10：编程下载 步骤11：硬件测试 图 连接好的一位全加器电路 转换中需要注意以下几点： ① 转换好的文件必须存在当前工程文件夹中。 ② 按这种方式File→Create/Update Symbol Files for Current File转换，只能针对被打开的当前文件。 半加器调用窗口 图形编辑器 已连接好的全加器电路 创建工程 1）选择File下拉菜单中的New Project Wizard，新建一个工程。如图所示。 2）点击图中的next进入工作目录。 3）在 What is the working directory for this project 栏目中设定新项目所使用的路径；在 What is the name of this project 栏目中输入新项目的名字: q_adder，点击 Next 按钮。 图 q_adder工程设计窗口 4）设计中需要包含的其它设计文件，在此对话框中不做任何修改，直接点击next。 图 工程文件加入窗口 6、 对设计文件进行编译 在 Processing 菜单下，点击 Start Compilation 命令，开始编译我们的项目。编译结束后，点击 确定 按钮。 7 仿真 接下来应该测试设计项目的正确性，即逻辑仿真。 1）创建一个波形文件，在File下拉菜单中选择New，选取对话框的Other File