FPGA基于DDS的移相调频调幅信号发生器资料.docVIP

《EDA》课程设计报告 实验题目：基于DDS的数字移相信号发生器 基于DDS的数字移相信号发生器 一、 课程设计目的 1、 进一步熟悉Quartus Ⅱ的软件使用方法； 2、 熟悉利用VHDL设计数字系统并学习LPM ROM的使用方法； 3、 学习FPGA硬件资源的使用和控制方法； 4、 掌握DDS基本原理，学习利用此原理进行信号发生器的设计。 二、 设计任务 1、 完成8位输出数据宽度的频率可调的移相正弦信号发生器。 2、 完成8位输出数据宽度的频率可调的移相三角波、方波信号发生器。 3、 以上三种波形使用一个按键依次切换。 4、 波形发生器实现幅度可调。 5、 信号发生器的原始数据存储在外部存储器里，由FPGA进行读取，经过D/A转换输出，由示波器观察最终结果。 三、 基本原理 直接数字频率合成器（DDS）是通信系统中常用到的部件，利用DDS可以制成很有用的信号源。与模拟式的频率锁相环PLL相比，它有许多优点，突出为（1）频率的切换迅速；（2）频率稳定度高。 一个直接数字频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。DDS的原理框图如下所示： 图 1 直接数字频率合成器原理图 其中K为频率控制字， fc为时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。相位累加器在时钟 fc的控制下以步长K作为累加，输出N位二进制码作为波形R