FPGA入门ALTERAQuartusII和XILINXISECPLD入门VHDLVerilog例程重点详解.ppt

* * * * 添加脚本文件到工程 查看管脚是否指定成功（此过程可以忽略）路径：Assignments-Pins 重新编译 用JTAG模式，直接下载程序到FPGA运行掉电后程序不保存 掉电存储方式 将程序下载到EPCS存储芯片 见 “使用JTAG下载EPCS器件的方法.pdf” ISE 11.4使用教程 新建项目工程 新建设计文件 设计编译改错 设计仿真测试 设计文件下载—— 适配、编程、下载 所需硬件 1 公司SEU6011 SEU6031核心板 2 platform cable use 下载器 3 电源 启动ISE：双击桌面 Xilinx ISE 11 软件 建立工程文件(图示：下一页） 1 File - New Project 2 在Location栏选择存储路径 3 在Nane栏输入工程文件名 4 点击NEXT 5 点击finish完成 选择FPGA的具体型号 再两个 NEXT后完成建立工程文件，然后建立新的HDL文件 选择VHDL Module 输入文件名 再点击NEXT，又Finish后生成VHDL模板 编辑代码、语法检测 新建仿真文件（test bench) 图示：以下两页 1 在Design 栏选择仿真选项 2 光标移至 Design栏 右击 选择New Source… 3 在New Source Wizrd 窗口选择VHD