dsp第八章片内外设2分析报告.pptVIP

事件管理器的结构 §8. 3 全比较单元 每个事件管理模块有3个全比较单元 全比较单元组成： 3个16位的比较寄存器(CMPRx)（带荫影寄存器） 一个比较控制寄存器(COMCONA/B) 一个16位的比较方式控制寄存器(ACTRA/B) （带荫影寄存器） 6个比较／PWM(三态)输出引脚： PWM1/7,PWM2/8,PWM3/9,PWM4/10,PWM5/11,PWM6/12 控制和中断逻辑。 3个全比较单元和相关的PWM电路的时基都由通用定时器1(EVA)和通用定时器3(EVB)提供. 用全比较单元产生三相脉宽调制电路PWM 主要用于产生三相逆变器的六个功率器件的PWM驱动信号 全比较单元结构框图 全比较输入／输出 比较单元的输入: 控制寄存器的控制信号； 通用定时器1(T1CNT)及它们的下溢和周期匹配信号； 复位信号。 比较单元的输出： 比较匹配信号； 如果比较操作使能，该匹配信号将置中断标志位； 比较单元相关的两个输出引脚上发生跳变。 全比较操作模式(EVA) 通用定时器1的计数器不断与比较寄存器的值进行比较； 当发生匹配时，比较单元的两个输出将根据方式控制寄存器(ACTRA)中的位进行跳变（高有效触发或低有效触发）； 当发生匹配且比较使能时，比较单元的比较中断寄存器将被置位； 如果中断不屏蔽，则产生外设中断请求信号；。 输出跳变的时序、中断标志位的设置和中断请求的产生都与通用定时器的比较操作相同。 输出逻辑、死区单元和空间矢量PWM单元可改变比较单元在比较模式下的输出。 全比较单元操作所需的寄存器配置 全比较单元的中断和复位 每个比较单元都有一个可屏蔽的中断标志使能位。 如果比较操作被使能，比较匹配后的1个CPU时钟周期后比较单元的中断标志将置位。 如果中断没有被屏蔽，则将产生一个外设中断请求。 当任何复位事件发生时，所有与比较单元相关的寄存器都复位为0，且所有的比较输出引脚被置成高阻态。 全比较单元的寄存器 比较控制寄存器A (COMCONA) ——7411H 全比较单元的寄存器 比较控制寄存器A (COMCONA) ——7411H 全比较单元的寄存器 比较控制寄存器A (COMCONA) ——7411H 全比较单元的寄存器 比较控制寄存器A (COMCONA) ——7411H 全比较单元的寄存器 比较控制寄存器A (COMCONA) ——7411H 全比较单元的寄存器 比较控制寄存器A (COMCONA) ——7411H 全比较单元的寄存器 比较方式控制寄存器A (ACTRA) ——7413H 全比较单元的寄存器 比较方式控制寄存器A (ACTRA) ——7413H 全比较单元的寄存器 比较方式控制寄存器A (ACTRA) ——7413H 全比较单元的寄存器 比较方式控制寄存器A (ACTRA) ——7413H §8. 4 用全比较单元产生三相脉宽调制电路PWM 主要用于产生三相逆变器的六个功率器件的PWM驱动信号 §8. 4 用全比较单元产生三相脉宽调制电路PWM 组成： 非对称／对称波形发生器； 可编程的死区单元(DBU)； 输出逻辑； 空间矢量PWM状态机。 PWM电路结构框图 可编程的死区单元 EVA和EVB模块都有各自的可编程的死区单元 可编程死区单元具有以下特点： 一个可读／写的16位死区控制寄存器DBTCONA/B； 一个输入时钟预分频器： X/1，X/2，X/4，X/8，x/16 内部CPU时钟输入； 3个4位减计数定时器； 控制逻辑。 死区控制寄存器DBTCONA/B —— 7415H 死区控制寄存器DBTCONA/B —— 7415H 死区控制寄存器DBTCONA/B —— 7415H 死区控制寄存器DBTCONA/B —— 7415H 死区控制寄存器DBTCONA/B —— 7415H 死区单元的输入和输出 死区单元的输入: PH1、PH2、PH3， 分别是由全比较单元1、2和3的非对称／对称波形发生器产生的。 死区单元的输出: DTPH1、DTPH1_ DTPH2、DTPH2_ DTPH3、DTPH3_ 死区的产生 对应于每个死区输入信号PHx，产生两个输出信号DTPHx和DTPHx_ 。 当比较单元和相关输出的死区未被使能时，这两个输出信号完全相同。 当比较单元的死区单元使能时，这两个信号的跳变沿被一段称作死区的时间间隔分开。 该时间间隔由DBTCONx寄存据中的相应位决定， 死区时间间隔=