計算機構成： トップダウンの解説 - amano lab.ppt

コンピュータアーキテクチャ：ここでやったことこれからやること 計算機構成同演習最終回 天野 コンピュータの構成 記憶の階層 重要な入出力（I/O） バスブリッジを介してI/Oバスと接続 メモリと同様な番地付けをする場合が多い　（Memory-mapped　I/O) マルチメディア化により範囲が広がる ディスク、テープ、CD、DVDなどの補助記憶 Ethernetなどのネットワーク ビットマップディスプレイ、CDCビデオ入力 キーボード、マウス等の入力装置 音声出力、入力 メモリシステムと入出力 関連した実験 入出力実験用ボード CPUの構成（この授業でやった部分） マイクロプロセッサの性能向上VAX-11/780を１とした時 CPU性能向上のための技法 パイプライン処理 スーパスカラ方式 VLIW（Very　Long　Instruction　Word）方式 最近のマイクロプロセッサ 半導体技術の進展 面積は大きくなる しかし、性能はさほど向上しなくなる 0.1μm以降：スケーリング則の崩壊 スーパスカラプロセッサの複雑化 →設計コストの増大、性能向上の頭打ち 面積に見合った性能をいかに得るか？ 拡張されたVLIW方式 SMT　(Simultaneous　Multi?Threading) マルチプロセッサ化 Reconfigurable　Systems Intel　Itanium 64bit用命令セットIA-64に対応 VLIWの考え方を導入 コンパイラ主導による複数命令同時発行 動的スケジューリングを行わない しかし、単純なVLIWではなく柔軟性が高い一方、構造はかなり複雑 投機的実行を支援 ループ処理向けの様々な機能を持つ 柔軟なVLIW（命令のグループ化） 柔軟なVLIＷ（グループとバンドル） パイプライン構成 Block　Diagram Simultaneous Multithreading (SMT) スーパスカラプロセッサ 複数命令同時発行 マルチスレッドプロセッサ コンテキストスイッチをハードウェアでサポート SMTは両方の特徴を継承 プロセッサの利用効率が向上 SMTの動作 スーパスカラとの比較 SMTの利点 並列度をスレッドレベルから命令レベルへ IPC の向上 レイテンシの隠蔽が可能 OS（kernel）の影響が減少 コンテキストスイッチをハードウェアで実行 ユニプロセッサと並列計算機の境目 どのようなレベルの並列性を利用するか？ ILP(Instruction　Level　Parallelism) 命令レベルの並列処理 Trace　Level　Parallelism 数命令から成る命令列 Thread　Level　Parallelism 一定の大きさの命令列(複数プロセス) Process　Level　Parallelism プログラマ、コンパイラが分割した一定の処理を行う命令列 同時発行数の増加vs．　　　　　　　　プロセッサを接続 Flynnの分類 命令流(Instruction　Stream)の数：　M(Multiple)/S(Single) データ流（Data　Streaｍ）の数：M/S SISD ユニプロセッサ（スーパスカラ、VLIWも入る） MISD：存在しない（Analog　Computer） SIMD MIMD SIMD ＳＩＭＤ型の分類 粗粒度型：各ノードで浮動小数点演算処理が可能 ILLIAC-IV，BSP,GF-11 最近の高性能CPUのマルチメディア命令 細粒度型：各ノードは１bitまたは数bitの演算しかできない ICL　DAP,　CM-2，MP-2 コネクションマシンは応用分野を人工知能に拡大（CmLispの功績） MIMD MIMD型並列計算機 SMP：Symmetric　Multi-Processor　２-４プロセッサの小規模なマルチプロセッサでサーバ用に普及 オンチップマルチプロセッサ：最近、各社で実用化される PCクラスタ：手軽に高性能化が実現可能 大規模並列計算機：数は減ったがグリッドによってどこでも利用になりつつある。 Power4(IBM) 0.18μm copper process, 400m㎡ 17000M Tr. Inter-chip interface for MCM(Multi-Chip Module） TLP（Thread Level Parallelism) Design considering memory bandwidth Shared cache + links Power4(IBM) PCクラスタ 汎用のPCを構成要素として利用 通常のLANを用いたべオルフ型 MyrinetなどのSANを用いた高性能指向 安価で高性能 PCと