第8章常用的接口技术-2.pptVIP

8251A外部特性（1） 面向CPU的连接信号 D0~D7（In/Out) 三态双向数据线 RD（In) 读信号线 WR（In）写信号线 CS（In) 片选 RESET（In) 芯片复位。高电平的宽度需大于6个时钟信号宽度。 C/D （In）地址线。高电平访问控制寄存器。低电平访问数据寄存器。 8251A外部特性（2） 状态信号 TxRDY（Out) 发送器准备好。可用作中断请求信号。 TxRDY引脚=(TXRDY=1)?(CTS=0) ?(TXEN=1) RxRDY（Out) 接收器准备好。可用作中断请求信号。 TxE（Out）发送器空。指移位寄存器空。 SYNDET/BD （In/Out） 同步信号检测，或终止符检测。 同步方式：内同步时，作输出；外同步时，作输入。 异步方式：检测到间断符（Break Character，也称终止符）时，输出高电平。 8251A外部特性（3） 时钟信号 TxC（In） 发送时钟。在异步方式下，TxC的频率为x1，x16，x64倍波特率。在同步方式下，TxC的频率与数据速率相同。在下降沿移出数据。 RxC（In）接收时钟。与发送时钟类似。 CLK（In）工作时钟。为芯片内部电路提供定时。同步方式下，需大于发送时钟或接收时钟频率的30倍。异步方式下，需大于发送时钟或接收时钟频率的4.5倍 8251A外部特性（4） 面向调制器的接口信号 DTR（Out）数据终端准备好 DSR（In）数据装置准备好 RTS（Out）请求发送 CTS（In） 允许发送。只有当CTS有效时，才能发送数据。 TxD（Out）数据发送线 RxD（In）数据接收线 8251A内部结构框图 数据总线 缓冲器 读/写 控制逻辑 Modem 控制 发送 缓冲器 D0~7 RD WR C/D CS CLK RESET TxD 发送 控制 TxRDY 接收 缓冲器 接收 控制 DSR DTR CTS RTS TxE TxC RxRDY SYNDET/BD RxC RxD 8251A的内部逻辑 数据总线缓冲器 包括数据缓冲器和命令缓冲器 接收器 完成串并变换，去掉起始位和停止位，并进行校验 发送器 加入起始位、奇偶校验位和停止位，完成并串变换 读/写控制电路 调制解调控制电路 接收器结构图 CPU 接收缓冲寄存器 接收移位寄存器 接收控制 接收器 RxD 检测接收错误 删除起始位、 校验位和停止位 双缓冲器方式 RxC RxRDY 起始位的检测 16倍收/发时钟的采样过程如下图所示 能防止因干扰引起的误接收 干扰数据 发送器结构图 CPU 发送保持寄存器 发送移位寄存器 发送控制 发送器 TxD 加入起始位、 校验位和停止位 双缓冲器方式 TxC TxRDY TxE TxRDY引脚=(TXRDY=1)?(CTS=0) ?(TXEN=1) 命令字和状态字 方式命令字 设定通信方式和数据格式 工作命令字 指定8251A完成某种操作（如发送、接收、内部复位和检测同步字符等）或设定调制解调器的控制信号。 状态字 报告8251A的状态 方式命令字（异步方式） EP PEN S1 S0 L1 L0 B1 B0 D0 D7 字符长度 奇偶校验 停止位 波特率因子 01: x1 10: x16 11: x64 00: 5 bit 01: 6 bit 10: 7 bit 11: 8 bit x0: 无校验 01:奇校验 11:偶校验 00: 禁止 01: 1 bit 10: 1.5 bit 11: 2 bit 方式命令字（同步方式） EP PEN SCS ESD L1 L0 0 0 D0 D7 字符长度 奇偶校验 00: 5 bit 01: 6 bit 10: 7 bit 11: 8 bit x0: 无校验 01:奇校验 11:偶校验 同步 模式 同步 字符 个数 0: 内同步 1: 外同步 0: 双同步符 1: 单同步符 工作命令字 RTS ER EH IR SBRK RXE DTR TXEN D0 D7 1: 发送允许 0: 发送禁止 0: DTR=1 1: DTR=0 1: 接收允许 0: 接收禁止 1: 发送间断符（中止符） 0: 正常操作 1: 复位错误标志 0: 正常操作 0: RTS=1 1: RTS=0 1: 内部复位 0: 正常操作 1: 搜索模式 0: 正常操作 间断符通知发 方中止发送 间断符（中止符） 间断符（大于连续10个“0”） 发方 收方 DSR SYN/BD 状态字 FE OE PE TXE RXRDY TXRDY D0 D7 1: 发送缓冲 器空 与外部管脚信号一致 1:奇偶错 1:重叠错 1:帧错 0: DSR=1 1: D