PLD硬件特性与编程技术教程分析.ppt

EDA技术与VHDL 第2章 PLD硬件特性与编程技术 2.1 PLD 概述 数字电路的基本组成 任何组合电路都可表示为所有输入信号的最小项的和或者最大项的积的形式。 时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。 2.1 PLD 概述 2.1 PLD 概述 2.1 PLD 概述 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 PROM结构 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 PAL结构 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性。 2.2 低密度PLD可编程原理 GAL器件的OLMCOutput Logic Macro Cell 每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 GAL结