毕业设计论文 基于dspbuilder的fir数字滤波器的设计与实现.docVIP

学校代码： 11059 学 号：0905074039 Hefei University 毕业设计（论文） BACHELOR DISSERTATION 论文题目： 基于DSPBuilder数字滤波器设计与实现 学位类别： 工 学 学 士 学科专业： 09电子信息工程（2）班 作者姓名： 冯 博 导师姓名： 谭 敏 完成时间： 2013年5月29日 基于DSPBuilder的数字滤波器的设计与实现 中 文 摘 要 DSP Builder是美国Altera公司推出的一个面向DSP开发的系统级设计工具，它能够在QuartusⅡ设计环境中集成Matlab和SimuIinkDSP开发软件。DSPBuilder本质上就是 Matlab的一个Simulink工具箱，它能够让FPGA设计的DSP系统以Simulink的图形化界面进行建模和系统级的仿真。本文使用DSP Builder 实现有限冲激响应滤波器（FIR滤波器）的设计方案, 并以一个 20 阶低通 FIR 数字滤波器的实现为例,设计并完成软件仿真与验证以及硬件的实现。结果表明使用DSP builder来实现FIR滤波器简单易行,设计模型可直接向VHDL硬件描述语言转换，并自动调用QuartusⅡ等EDA设计软件，完成综合、网表生成以及器件适配乃至FPGA的配置下载，使得系统描述与硬件实现有机地融合，充分体现了现代电子技术自动化开发的特点与优势。 关 键 词: FPGA；有限长脉冲响应滤波器；DSPBuilder；QuartusⅡ Based on the DSPBuilder the design and implementation of a digital filter Abstract DSP Builder is the Altera corporation launched a DSP development oriented system level design tool, it can in the QuartusⅡintegration development software Matlab and SimuIinkDSP design environment. DSPBuilder is essentially a Simulink toolbox of Matlab , it can save the FPGA design of DSP system with Simulink graphical interface modeling and system level simulation. In this paper, using DSP Builder realize finite impulse response filter (FIR) filter design, and with a 20 order low pass FIR digital filter implementation, for example, design and complete the simulation and validation of software and hardware implementation. Results show that using DSP builder to implement FIR filter is a simple, easy to design model can be directly to the VHDL hardware description language conversion, and automatically calls the QuartusⅡand other EDA design softwares, comprehensive and complete net list generation and the device adapter and the FPGA con